前言：想要寫出一篇令人眼前一亮的文章嗎？我們特意為您整理了5篇集成電路設(shè)計(jì)步驟范文，相信會(huì)為您的寫作帶來(lái)幫助，發(fā)現(xiàn)更多的寫作思路和靈感。

集成電路設(shè)計(jì)步驟范文第1篇

 

集成電路(IntegratedCircuit)產(chǎn)業(yè)是典型的知識(shí)密集型、技術(shù)密集型、資本密集和人才密集型的高科技產(chǎn)業(yè)，是關(guān)系國(guó)民經(jīng)濟(jì)和社會(huì)發(fā)展全局的基礎(chǔ)性、先導(dǎo)性和戰(zhàn)略性產(chǎn)業(yè)，是新一代信息技術(shù)產(chǎn)業(yè)發(fā)展的核心和關(guān)鍵，對(duì)其他產(chǎn)業(yè)的發(fā)展具有巨大的支撐作用。經(jīng)過(guò)30多年的發(fā)展，我國(guó)集成電路產(chǎn)業(yè)已初步形成了設(shè)計(jì)、芯片制造和封測(cè)三業(yè)并舉的發(fā)展格局，產(chǎn)業(yè)鏈基本形成。但與國(guó)際先進(jìn)水平相比，我國(guó)集成電路產(chǎn)業(yè)還存在發(fā)展基礎(chǔ)較為薄弱、企業(yè)科技創(chuàng)新和自我發(fā)展能力不強(qiáng)、應(yīng)用開發(fā)水平急待提高、產(chǎn)業(yè)鏈有待完善等問(wèn)題。在集成電路產(chǎn)業(yè)中，集成電路設(shè)計(jì)是整個(gè)產(chǎn)業(yè)的龍頭和靈魂。而我國(guó)集成電路設(shè)計(jì)產(chǎn)業(yè)的發(fā)展遠(yuǎn)滯后于計(jì)算機(jī)與通信產(chǎn)業(yè)，集成電路設(shè)計(jì)人才嚴(yán)重匱乏，已成為制約行業(yè)發(fā)展的瓶頸。因此，培養(yǎng)大量高水平的集成電路設(shè)計(jì)人才，是當(dāng)前集成電路產(chǎn)業(yè)發(fā)展中一個(gè)亟待解決的問(wèn)題，也是高校微電子等相關(guān)專業(yè)改革和發(fā)展的機(jī)遇和挑戰(zhàn)。[1_4]

 

一、集成電路版圖設(shè)計(jì)軟件平臺(tái)

 

為了滿足新形勢(shì)下集成電路人才培養(yǎng)和科學(xué)研究的需要，合肥工業(yè)大學(xué)(以下簡(jiǎn)稱"我校”從2005年起借助于大學(xué)計(jì)劃。我校相繼開設(shè)了與集成電路設(shè)計(jì)密切相關(guān)的本科課程，如集成電路設(shè)計(jì)基礎(chǔ)、模擬集成電路設(shè)計(jì)、集成電路版圖設(shè)計(jì)與驗(yàn)證、超大規(guī)模集成電路設(shè)計(jì) 、 ASIC設(shè)計(jì)方法、硬件描述語(yǔ)言等。同時(shí)對(duì)課程體系進(jìn)行了修訂，注意相關(guān)課程之間相互銜接，關(guān)鍵內(nèi)容不遺漏，突出集成電路設(shè)計(jì)能力的培養(yǎng)，通過(guò)對(duì)課程內(nèi)容的精選、重組和充實(shí)，結(jié)合實(shí)驗(yàn)教學(xué)環(huán)節(jié)的開展，構(gòu)成了系統(tǒng)的集成電路設(shè)計(jì)教學(xué)過(guò)程。56]

 

集成電路設(shè)計(jì)從實(shí)現(xiàn)方法上可以分為三種：全定制(fullcustom)、半定制(Semi-custom)和基于FPGA/CPLD可編程器件設(shè)計(jì)。全定制集成電路設(shè)計(jì)，特別是其后端的版圖設(shè)計(jì),涵蓋了微電子學(xué)、電路理論、計(jì)算機(jī)圖形學(xué)等諸多學(xué)科的基礎(chǔ)理論，這是微電子學(xué)專業(yè)的辦學(xué)重要特色和人才培養(yǎng)重點(diǎn)方向，目的是給本科專業(yè)學(xué)生打下堅(jiān)實(shí)的設(shè)計(jì)理論基礎(chǔ)。

 

在集成電路版圖設(shè)計(jì)的教學(xué)中，采用的是中電華大電子設(shè)計(jì)公司設(shè)計(jì)開發(fā)的九天EDA軟件系統(tǒng)(ZeniEDASystem),這是中國(guó)唯1的具有自主知識(shí)產(chǎn)權(quán)的EDA工具軟件。該軟件與國(guó)際上流行的EDA系統(tǒng)兼容，支持百萬(wàn)門級(jí)的集成電路設(shè)計(jì)規(guī)模，可進(jìn)行國(guó)際通用的標(biāo)準(zhǔn)數(shù)據(jù)格式轉(zhuǎn)換，它的某些功能如版圖編輯、驗(yàn)證等已經(jīng)與國(guó)際產(chǎn)品相當(dāng)甚至更優(yōu)，已經(jīng)在商業(yè)化的集成電路設(shè)計(jì)公司以及東南大學(xué)等國(guó)內(nèi)二十多所高校中得到了應(yīng)用，特別是在模擬和高速集成電路的設(shè)計(jì)中發(fā)揮了強(qiáng)大的功能，并成功開發(fā)出了許多實(shí)用的集成電路芯片。

 

九天EDA軟件系統(tǒng)包括設(shè)計(jì)管理器，原理圖編輯器，版圖編輯工具，版圖驗(yàn)證工具，層次版圖設(shè)計(jì)規(guī)則檢查工具，寄生參數(shù)提取工具，信號(hào)完整性分析工具等幾個(gè)主要模塊，實(shí)現(xiàn)了從集成電路電路原理圖到版圖的整個(gè)設(shè)計(jì)流程。

 

二、集成電路版圖設(shè)計(jì)的教學(xué)目標(biāo)

 

根據(jù)培養(yǎng)目標(biāo)結(jié)合九天EDA軟件的功能特點(diǎn)，在本科生三年級(jí)下半學(xué)期開設(shè)了為期一周的以九天EDA軟件為工具的集成電路版圖設(shè)計(jì)課程。

 

在集成電路版圖設(shè)計(jì)的教學(xué)中，首先對(duì)集成電路設(shè)計(jì)的_些相關(guān)知識(shí)進(jìn)行回顧，介紹版圖設(shè)計(jì)的基礎(chǔ)知識(shí)，如集成電路設(shè)計(jì)流程，CMOS基本工藝過(guò)程，版圖的基本概念，版圖的相關(guān)物理知識(shí)及物理結(jié)構(gòu)，版圖設(shè)計(jì)的基本流程，版圖的總體設(shè)計(jì)，布局規(guī)劃以及標(biāo)準(zhǔn)單元的版圖設(shè)計(jì)等。然后結(jié)合上機(jī)實(shí)驗(yàn)，講解Unix和Linux操作系統(tǒng)的常用命令，詳細(xì)闡述基于標(biāo)準(zhǔn)單元庫(kù)的版圖設(shè)計(jì)流程，指導(dǎo)學(xué)生使用ZeniSE繪制電路原理圖，使用ZeniPDT進(jìn)行NMOS/PMOS以及反相器的簡(jiǎn)單版圖設(shè)計(jì)。在此基礎(chǔ)上，讓學(xué)生自主選擇_些較為復(fù)雜的單元電路進(jìn)行設(shè)計(jì)，如數(shù)據(jù)選擇器、MOS差分放大器電路、二四譯碼器、基本RS觸發(fā)器、六管MOS靜態(tài)存儲(chǔ)單元等，使學(xué)生能深入理解集成電路版圖設(shè)計(jì)的概念原理和設(shè)計(jì)方法。最后介紹版圖驗(yàn)證的基本思想及實(shí)現(xiàn)，包括設(shè)計(jì)規(guī)則的檢查(DRC),電路參數(shù)的檢查(ERC),網(wǎng)表一致性檢查(LVS),指導(dǎo)學(xué)生使用ZeniVERI等工具進(jìn)行版圖驗(yàn)證、查錯(cuò)和修改。7]

 

集成電路版圖設(shè)計(jì)的教學(xué)目標(biāo)是：

 

第熟練掌握華大EDA軟件的原理圖編輯器ZeniSE、版圖編輯模塊ZeniPDT以及版圖驗(yàn)證模塊ZeniVER丨等工具的使用;了解工藝庫(kù)的概念以及工藝庫(kù)文件technology的設(shè)置，能識(shí)別基本單元的版圖，根據(jù)版圖信息初步提取出相應(yīng)的邏輯圖并修改，利用EDA工具ZSE畫出電路圖并說(shuō)明其功能，能夠根據(jù)版圖提取單元電路的原理圖。

 

第二，能夠編寫設(shè)計(jì)版圖驗(yàn)證命令文件(commandfile)。版圖驗(yàn)證需要四個(gè)文件(DRC文件、ERC文件、NE文件和LVS文件)來(lái)支持，要求學(xué)生能夠利用ZeniVER丨進(jìn)行設(shè)計(jì)規(guī)則檢查DRC驗(yàn)證并修改版圖、電學(xué)規(guī)則檢查(ERC)、版圖網(wǎng)表提取(NE)、利用LDC工具進(jìn)行LVS驗(yàn)證，利用LDX工具進(jìn)行LVS的查錯(cuò)及修改等。

 

第三，能夠基本讀懂和理解版圖設(shè)計(jì)規(guī)則文件的含義。版圖設(shè)計(jì)規(guī)則規(guī)定了集成電路生產(chǎn)中可以接受的幾何尺寸要求和可以達(dá)到的電學(xué)性能，這些規(guī)則是電路設(shè)計(jì)師和工藝工程師之間的_種互相制約的聯(lián)系手段，版圖設(shè)計(jì)規(guī)則的目的是使集成電路設(shè)計(jì)規(guī)范化，并在取得最佳成品率和確保電路可靠性的前提下利用這些規(guī)則使版圖面積盡可能做到最小。

 

第四，了解版圖庫(kù)的概念。采用半定制標(biāo)準(zhǔn)單元方式設(shè)計(jì)版圖，需要有統(tǒng)一高度的基本電路單元版圖的版圖庫(kù)來(lái)支持，這些基本單元可以是不同類型的各種門電路，也可以是觸發(fā)器、全加器、寄存器等功能電路，因此，理解并學(xué)會(huì)版圖庫(kù)的建立也是版圖設(shè)計(jì)教學(xué)的一個(gè)重要內(nèi)容。

 

三、CMOS反相器的版圖設(shè)計(jì)的教學(xué)實(shí)例介紹

 

下面以一個(gè)標(biāo)準(zhǔn)CMOS反相器來(lái)簡(jiǎn)單介紹一下集成電路版圖設(shè)計(jì)的一般流程。

 

1.內(nèi)容和要求

 

根據(jù)CMOS反相器的原理圖和剖面圖，初步確定其版圖;使用EDA工具PDT打開版圖編輯器;在版圖編輯器上依次畫出P管和N管的有源區(qū)、多晶硅及接觸孔等;完成必要的連線并標(biāo)注輸入輸出端。

 

2.設(shè)計(jì)步驟

 

根據(jù)CMOS反相器的原理圖和剖面圖，在草稿紙上初步確定其版圖結(jié)構(gòu)及構(gòu)成;打開終端，進(jìn)入pdt文件夾，鍵入pdt,進(jìn)入ZeniPDT版圖編輯器;讀懂版圖的層次定義的文件，確定不同層次顏色的對(duì)應(yīng)，熟悉版圖編輯器各個(gè)命令及其快捷鍵的使用;在版圖編輯器上初步畫出反相器的P管和N管;檢查畫出的P管和N管的正確性，并作必要的修改，然后按照原理圖上的連接關(guān)系作相應(yīng)的連線，最后檢查修改整個(gè)版圖。

 

3.版圖驗(yàn)證

 

打開終端，進(jìn)入zse文件夾，鍵入zse,進(jìn)入ZeniSE原理圖編輯器，正確畫出CMOS反相器的原理圖并導(dǎo)出其網(wǎng)表文件;調(diào)出版圖設(shè)計(jì)的設(shè)計(jì)規(guī)則文件，閱讀和理解其基本語(yǔ)句的含義，對(duì)其作相應(yīng)的路徑和文件名的修改以滿足物理驗(yàn)證的要求;打開終端，進(jìn)入pdt文件夾，鍵入pdt，進(jìn)入ZeniPDT版圖編輯器，調(diào)出CMOS反相器的版圖，在線進(jìn)行DRC驗(yàn)證并修改版圖;對(duì)網(wǎng)表一致性檢查文件進(jìn)行路徑和文件名的修改，利用LDC工具進(jìn)行LVS驗(yàn)證;如果LVS驗(yàn)證有錯(cuò)，貝懦要調(diào)用LDX工具，對(duì)版圖上的錯(cuò)誤進(jìn)行修改。

 

4.設(shè)計(jì)提示

 

要很好的理解版圖設(shè)計(jì)的過(guò)程和意義，應(yīng)對(duì)MOS結(jié)構(gòu)有一個(gè)深刻的認(rèn)識(shí);需要對(duì)器件做襯底接觸，版圖實(shí)現(xiàn)上襯底接觸直接做在電源線上;接觸孔的大小應(yīng)該是一致的，在不違反設(shè)計(jì)規(guī)則的前提下,接觸孔應(yīng)盡可能的多，金屬的寬度應(yīng)盡可能寬;繪制圖形時(shí)可以多使用〃復(fù)制"操作，這樣可以大大縮小工作量，且設(shè)計(jì)的圖形滿足要求并且精確;注意P管和N管有源區(qū)的大小，一般在版圖設(shè)計(jì)上，P管和N管大小之比是2:1;注意整個(gè)版圖的整體尺寸的合理分配，不要太大也不要太小;注意不同的層次之間應(yīng)該保持一定的距離，層次本身的寬度的大小要適當(dāng)，以滿足設(shè)計(jì)規(guī)則的要求。四、基本MOS差分放大器版圖設(shè)計(jì)的設(shè)計(jì)實(shí)例介紹在基本MOS差分放大器的版圖設(shè)計(jì)中，要求學(xué)生理解構(gòu)成差分式輸入結(jié)構(gòu)的原理和組成結(jié)構(gòu)，畫出相應(yīng)的電路原理圖，進(jìn)行ERC檢查，然后根據(jù)電路原理圖用PDT工具上繪制與之對(duì)應(yīng)的版圖。當(dāng)將基本的版圖繪制好之后，對(duì)版圖里的輸入、輸出端口以及電源線和地線進(jìn)行標(biāo)注，然后利用幾何設(shè)計(jì)規(guī)則文件進(jìn)行在線DRC驗(yàn)證，利用版圖與電路圖的網(wǎng)表文件進(jìn)行LVS檢查，修改其中的錯(cuò)誤并優(yōu)化版圖，最后全部通過(guò)檢查，設(shè)計(jì)完成。

 

五、結(jié)束語(yǔ)

 

集成電路版圖設(shè)計(jì)的教學(xué)環(huán)節(jié)使學(xué)生鞏固了集成電路設(shè)計(jì)方面的理論知識(shí)，提高了學(xué)生在集成電路設(shè)計(jì)過(guò)程中分析問(wèn)題和解決問(wèn)題的能力，為今后的職業(yè)生涯和研究工作打下堅(jiān)實(shí)的基礎(chǔ)。因此，在今后的教學(xué)改革工作中，除了要繼續(xù)提高教師的理論教學(xué)水平外，還必須高度重視以EDA工具和設(shè)計(jì)流程為核心的實(shí)踐教學(xué)環(huán)節(jié)，努力把課堂教學(xué)和實(shí)際設(shè)計(jì)應(yīng)用緊密結(jié)合在一起，培養(yǎng)學(xué)生的實(shí)際設(shè)計(jì)能力，開闊學(xué)生的視野，在實(shí)驗(yàn)項(xiàng)目和實(shí)驗(yàn)內(nèi)容上進(jìn)行新的探索和實(shí)踐。

 

參考文獻(xiàn)：

 

[1]孫玲.關(guān)于培養(yǎng)集成電路專業(yè)應(yīng)用型人才的思考[J].中國(guó)集成電路,2007,(4):19-22.

 

[2]段智勇，弓巧俠，羅榮輝，等.集成電路設(shè)計(jì)人才培養(yǎng)課程體系改革[J].電氣電子教學(xué)學(xué)報(bào),2010,(5):25-26.

 

[3]唐俊龍，唐立軍，文勇軍，等.完善集成電路設(shè)計(jì)應(yīng)用型人才培養(yǎng)實(shí)踐教學(xué)的探討J].中國(guó)電力教育,2011,(34):35-36.

 

[4]肖功利，楊宏艷.微電子學(xué)專業(yè)丨C設(shè)計(jì)人才培養(yǎng)主干課程設(shè)置[J].桂林電子科技大學(xué)學(xué)報(bào),2009,(4):338-340.

 

[5]竇建華，毛劍波，易茂祥九天”EDA軟件在"中國(guó)芯片工程〃中的作用[J].合肥工業(yè)大學(xué)學(xué)報(bào)(社會(huì)科學(xué)版),2008,(6):154-156.

 

[6]易茂祥，毛劍波，楊明武，等.基于華大EDA軟件的實(shí)驗(yàn)教學(xué)研究[J].實(shí)驗(yàn)科學(xué)與技術(shù)，2006,(5):71-73.

集成電路設(shè)計(jì)步驟范文第2篇

摘要：基于學(xué)習(xí)產(chǎn)出的教育（OBE）模式是近年來(lái)國(guó)際工程教育改革的最新成果。近年來(lái)由我國(guó)教育部發(fā)起的卓越工程師教育培養(yǎng)計(jì)劃、工程教育專業(yè)認(rèn)證和新一輪的高等院校審核評(píng)估，都是基于OBE的工程教育模式。本文以《模擬集成電路設(shè)計(jì)》課程為例，提出并詳細(xì)討論了一種基于OBE培養(yǎng)模式的課程評(píng)價(jià)方法。在確定課程對(duì)專業(yè)培養(yǎng)標(biāo)準(zhǔn)的支撐矩陣后，給出了課程目標(biāo)達(dá)成度的具體計(jì)算方法和對(duì)應(yīng)的詳細(xì)的教學(xué)設(shè)計(jì)。

關(guān)鍵詞：基于學(xué)習(xí)產(chǎn)出的教育（OBE）；工程專業(yè)認(rèn)證；課程目標(biāo)達(dá)成度；培養(yǎng)標(biāo)準(zhǔn)

中圖分類號(hào)：G642.3 文獻(xiàn)標(biāo)志碼：A 文章編號(hào)：1674-9324（2017）21-0108-02

近年來(lái)，我國(guó)高等院校的工程教育蓬勃發(fā)展。國(guó)家教育部2006年?duì)款^正式啟動(dòng)全國(guó)工程教育專業(yè)認(rèn)證試點(diǎn)工作，2010年，決定在高校中展開實(shí)施“卓越工程師教育培養(yǎng)計(jì)劃”（以下簡(jiǎn)稱“卓工計(jì)劃”）試點(diǎn)工作，并把通過(guò)國(guó)家工程教育認(rèn)證作為卓工計(jì)劃試點(diǎn)項(xiàng)目結(jié)題的必要條件。2013年，我國(guó)正式被《華盛頓協(xié)議》認(rèn)可為預(yù)備會(huì)員，2016年，成為正式會(huì)員。

事實(shí)上，工程認(rèn)證的內(nèi)涵是“基于學(xué)習(xí)產(chǎn)出的教育”（OBE，Outcomes-Based Education）。目前，包括成都信息工程大學(xué)（以下簡(jiǎn)稱“我?！保┰趦?nèi)的首批61所試點(diǎn)高校的卓工計(jì)劃試點(diǎn)已近收尾階段。因此，在OBE的實(shí)現(xiàn)主線，即定義預(yù)期學(xué)習(xí)產(chǎn)出―實(shí)現(xiàn)預(yù)期學(xué)習(xí)產(chǎn)出―評(píng)估學(xué)習(xí)產(chǎn)出中，“評(píng)估學(xué)習(xí)產(chǎn)出”是目前工作的重中之重。微電子科學(xué)與工程專業(yè)是我校卓工計(jì)劃試點(diǎn)專業(yè)，在該專業(yè)的培養(yǎng)方案中，《模擬集成電路設(shè)計(jì)》課程為核心必修課，在培養(yǎng)學(xué)生模擬集成電路設(shè)計(jì)理論知識(shí)和工程能力方面具有舉足輕重的作用。本文以《模擬集成電路設(shè)計(jì)》課程為例，著重探討如何實(shí)現(xiàn)課程達(dá)成度評(píng)價(jià)。本文研究對(duì)進(jìn)一步深化包括卓工計(jì)劃在內(nèi)的工科專業(yè)的工程教育改革具有重要意義。

一、課程對(duì)培養(yǎng)標(biāo)準(zhǔn)的支撐矩陣

在專業(yè)人才培養(yǎng)方案中，每個(gè)專業(yè)都具有自己的培養(yǎng)標(biāo)準(zhǔn)，一般包括技術(shù)基礎(chǔ)知識(shí)和人文素養(yǎng)、職業(yè)能力和態(tài)度、人際交往能力、團(tuán)隊(duì)工作和交流能力、復(fù)雜工程能力等多個(gè)方面。這些培養(yǎng)標(biāo)準(zhǔn)完全是由培養(yǎng)方案中的課程體系所支撐，并由此形成課程對(duì)培養(yǎng)標(biāo)準(zhǔn)的支撐矩陣。我校微電子科學(xué)與工程專業(yè)的《模擬集成電路設(shè)計(jì)》課程所承擔(dān)的培養(yǎng)標(biāo)準(zhǔn)包括如“培養(yǎng)標(biāo)準(zhǔn)1：具有電路設(shè)計(jì)與分析、工藝分析、器件性能分析和版圖設(shè)計(jì)等的基本能力”在內(nèi)的共計(jì)8條，涵蓋了從技術(shù)到溝通（團(tuán)隊(duì)合作）、到復(fù)雜工程能力等多個(gè)方面。為了便于評(píng)價(jià)每一條培養(yǎng)標(biāo)準(zhǔn)的達(dá)成情況，需要在課程內(nèi)部所涉及的知識(shí)點(diǎn)、評(píng)價(jià)方式等對(duì)培養(yǎng)標(biāo)準(zhǔn)的支撐進(jìn)行進(jìn)一步分解。表1列出了《模擬集成電路設(shè)計(jì)》這門課所支撐的培養(yǎng)標(biāo)準(zhǔn)1對(duì)應(yīng)的部分課程內(nèi)容和考核方式。

由表1可見(jiàn)，評(píng)價(jià)培養(yǎng)標(biāo)準(zhǔn)1的達(dá)成方法采用了成績(jī)分析法（考試、作業(yè)）和評(píng)分表分析法（討論、演講、課程設(shè)計(jì)等）相結(jié)合的方式。這是因?yàn)?，我們認(rèn)為，學(xué)生的電路設(shè)計(jì)與分析的基本能力不僅可以通過(guò)量化評(píng)分的方式進(jìn)行考核，同時(shí)，在課程設(shè)計(jì)、討論、演講等具有一定主觀性的考核方式中也能夠較好體現(xiàn)。

二、課程目標(biāo)達(dá)成度的評(píng)價(jià)方法

為了計(jì)算某條培養(yǎng)標(biāo)準(zhǔn)在該門課程的達(dá)成度，首先需要對(duì)該培養(yǎng)標(biāo)準(zhǔn)的達(dá)成度的計(jì)算方法進(jìn)行定義。在《模擬集成電路設(shè)計(jì)》課程中，我們采用如下定義方法：

培養(yǎng)標(biāo)準(zhǔn)i的評(píng)價(jià)值= （1）

其中，樣本班級(jí)為了保證具有統(tǒng)計(jì)意義，應(yīng)該抽取好中差比例較為均衡的學(xué)生樣本。為了保證樣本抽取的客觀性，我們抽取一個(gè)自然班。

依然以課程所支撐的培養(yǎng)標(biāo)準(zhǔn)1為例，2015-2016（2）學(xué)期能夠支撐該標(biāo)準(zhǔn)的分值以及權(quán)重如表2所示：

分別對(duì)4個(gè)考核環(huán)節(jié)的該班級(jí)的所有學(xué)生計(jì)算平均分，并代入公式（1）計(jì)算，可獲得培養(yǎng)標(biāo)準(zhǔn)1的評(píng)價(jià)值。

值得注意的是，表2中所列的各個(gè)考核環(huán)節(jié)的分值并不一定是該課程中該考核環(huán)節(jié)的總分，而應(yīng)該是能夠支撐該培養(yǎng)標(biāo)準(zhǔn)的該考核環(huán)節(jié)的分值。同時(shí)，各個(gè)考核環(huán)節(jié)的分值和權(quán)重應(yīng)該總體穩(wěn)定且動(dòng)態(tài)優(yōu)化的過(guò)程。為了保證達(dá)成度評(píng)價(jià)盡可能客觀和合理，相鄰兩個(gè)學(xué)年的考核環(huán)節(jié)權(quán)重不應(yīng)有過(guò)于劇烈的變化。

三、教學(xué)設(shè)計(jì)

為了更方便對(duì)課程所支撐的培養(yǎng)標(biāo)準(zhǔn)評(píng)價(jià)值進(jìn)行計(jì)算，在行課前，需要精心設(shè)計(jì)教學(xué)大綱和教學(xué)活動(dòng)。

1.根據(jù)所建立的培養(yǎng)標(biāo)準(zhǔn)與課程考核環(huán)節(jié)的支撐矩陣，合理進(jìn)行教學(xué)活動(dòng)。支撐矩陣應(yīng)該包括課程所支撐的所有培養(yǎng)標(biāo)準(zhǔn)，以及每個(gè)培養(yǎng)標(biāo)準(zhǔn)所對(duì)應(yīng)的考核方法及考核內(nèi)容。在支撐關(guān)系中，難免會(huì)出現(xiàn)一個(gè)考核環(huán)節(jié)同時(shí)支撐多個(gè)培養(yǎng)標(biāo)準(zhǔn)的情況。例如，“（3）討論”環(huán)節(jié)能夠同時(shí)支撐培養(yǎng)標(biāo)準(zhǔn)1、3、4，其中1為相關(guān)的知識(shí)要求，3為團(tuán)隊(duì)合作要求，4為溝通能力要求。在具體實(shí)施過(guò)程中，需要考慮是選擇利用該評(píng)價(jià)環(huán)節(jié)總的評(píng)價(jià)值同時(shí)對(duì)3個(gè)培養(yǎng)標(biāo)準(zhǔn)進(jìn)行評(píng)價(jià)，還是進(jìn)一步對(duì)該考核環(huán)節(jié)進(jìn)一步分解。在我?！赌M集成電路設(shè)計(jì)》課程中，我們將“（2）討論”環(huán)節(jié)分解為準(zhǔn)備、匯報(bào)討論2個(gè)步驟。其中“時(shí)浮敝稈生為了討論所做的筆記，反映學(xué)生的知識(shí)能力。而“匯報(bào)討論”指學(xué)生的臨場(chǎng)發(fā)言，反映學(xué)生的團(tuán)隊(duì)合作和溝通能力。

2.確定每一個(gè)知識(shí)點(diǎn)對(duì)所對(duì)應(yīng)培養(yǎng)標(biāo)準(zhǔn)的支撐權(quán)重，并由此指導(dǎo)教學(xué)過(guò)程中各知識(shí)點(diǎn)的學(xué)時(shí)分配。這樣，在教學(xué)過(guò)程中更具有針對(duì)性，更能夠把握重點(diǎn)。以表1中“單級(jí)放大器”課程內(nèi)容為例，表3給出了一種詳細(xì)的支撐權(quán)重、學(xué)時(shí)分配和教學(xué)設(shè)計(jì)。

3.合理設(shè)計(jì)每個(gè)知識(shí)點(diǎn)的考核方式。面向課程達(dá)成度的教學(xué)評(píng)價(jià)本身就是工程專業(yè)認(rèn)證的重要一環(huán)，宗旨是通過(guò)科學(xué)、合理的課程達(dá)成度評(píng)價(jià)方式反映學(xué)生畢業(yè)要求能否達(dá)成，進(jìn)一步反饋教學(xué)中的問(wèn)題，指導(dǎo)教學(xué)內(nèi)容、教學(xué)方法的持續(xù)改進(jìn)，最終達(dá)到實(shí)現(xiàn)提高學(xué)生工程能力的最終目的。因此，課程中富有可實(shí)踐性的知識(shí)點(diǎn)應(yīng)以討論、演講、作業(yè)、課程設(shè)計(jì)等考核方式為牽引，采用綜合運(yùn)用探究式、啟發(fā)式和互動(dòng)式的教學(xué)方法等進(jìn)行授課。

四、結(jié)束語(yǔ)

在工程教育背景下，以O(shè)BE培養(yǎng)模式作為目標(biāo)導(dǎo)向，能夠有效提高工程教育質(zhì)量。培養(yǎng)體系中課程達(dá)成度的評(píng)價(jià)結(jié)果，作為質(zhì)量反饋環(huán)節(jié)的重要數(shù)據(jù)，對(duì)教學(xué)設(shè)計(jì)、教學(xué)管理和持續(xù)改進(jìn)都具有重要的指導(dǎo)意義。本文提出的課程達(dá)成度評(píng)價(jià)設(shè)計(jì)具有一定的普適性，對(duì)工科專業(yè)的課程達(dá)成度計(jì)算都具有重要參考意義。

參考文獻(xiàn)：

[1]孫娜.中國(guó)高等工程教育專業(yè)認(rèn)證發(fā)展現(xiàn)狀分析及其展望[J].創(chuàng)新與創(chuàng)業(yè)教育，2016，17（1）：29-34.

[2]林健.“卓越工程師教育培養(yǎng)計(jì)劃”通用標(biāo)準(zhǔn)研制[J].高等工程教育研究，2010，（4）：21-29.

集成電路設(shè)計(jì)步驟范文第3篇

文獻(xiàn)［3］中提出了一種基于數(shù)據(jù)流優(yōu)化方法的全搜索運(yùn)動(dòng)估計(jì)電路，將絕對(duì)差值和（SAD）的計(jì)算拆分成殘差值計(jì)算與SAD累加兩部分，并通過(guò)對(duì)傳統(tǒng)運(yùn)動(dòng)估計(jì)運(yùn)算數(shù)據(jù)流的優(yōu)化，使設(shè)計(jì)能夠在相同的面積開銷下對(duì)比文獻(xiàn)［4］中減少近70％的帶寬消耗．電路的主要結(jié)構(gòu)包含了片上緩存，PE陣列以及數(shù)據(jù)流控制器，如圖1所示．圖1HEVC運(yùn)動(dòng)估計(jì)電路結(jié)構(gòu)電路各模塊按所占面積在表1中列出，可以發(fā)現(xiàn)，電路中的存儲(chǔ)模塊（SRAM）總共占用了40．9％的面積．這樣的設(shè)計(jì)特征導(dǎo)致的直接結(jié)果會(huì)有非常多的長(zhǎng)互連線存在于存儲(chǔ)模塊和邏輯模塊之間．

2、三維運(yùn)動(dòng)估計(jì)電路的劃分方法

圖2中的連線表示所有SRAM與標(biāo)準(zhǔn)單元之間的信號(hào)線，由于SRAM集中在芯核（corearea）區(qū)域的右上角與右下角，而標(biāo)準(zhǔn)單元集中在芯核區(qū)域的左側(cè)及中部，所以需要大量長(zhǎng)互連線連接這三塊區(qū)域．這些信號(hào)線具有較大的電容與電阻，導(dǎo)致讀寫SRAM的時(shí)序變差，且功耗也較大．本文將SRAM堆疊到標(biāo)準(zhǔn)單元區(qū)域的下方，使得原先相距較遠(yuǎn)的標(biāo)準(zhǔn)單元與SRAM輸入／輸出端口利用三維空間的優(yōu)勢(shì)縮短直線距離，避免了上述問(wèn)題的發(fā)生．進(jìn)一步分析表1可得，PE陣列模塊占了芯核53．3％的區(qū)域．PE陣列共包含32×32個(gè)PE，以及一些加法器．每個(gè)PE的結(jié)構(gòu)如圖3所示，其由一個(gè)Router單元和一個(gè)Absolute單元組成，Router單元負(fù)責(zé)與鄰近的四個(gè)PE交換數(shù)據(jù)，而Absolute單元用來(lái)計(jì)算2個(gè)8bit數(shù)據(jù)差值的絕對(duì)值．這兩個(gè)單元分別占PE一半左右面積．每個(gè)PE都只與上下左右4個(gè)PE進(jìn)行數(shù)據(jù)交換，所以這些局部互連的長(zhǎng)度很大程度上決定了整個(gè)PE陣列的互連總長(zhǎng)度．假設(shè)這些局部互連從PE的中心出發(fā)，如果能將單個(gè)PE的面積減少一半，則理論上局部互連的總線長(zhǎng)能減少到原先的70．7％。根據(jù)上述分析，本文將HEVC運(yùn)動(dòng)估計(jì)電路分成4層（tier）．其中tier1和tier2包含了所有SRAM和數(shù)據(jù)流控制器，tier3包含了PE陣列中的1024個(gè)Router單元，tier4包含了PE陣列中的1024個(gè)Absolute單元和加法樹．Tier1為最低層，Tier4為最高層，各層均朝上．這樣，整個(gè)運(yùn)動(dòng)估計(jì)電路被均勻地劃分到各層中，如表2所示．

3、三維運(yùn)動(dòng)估計(jì)電路設(shè)計(jì)流程

本文使用SMIC65nm工藝提供的標(biāo)準(zhǔn)單元和SRAM，配合定制的硅通孔單元進(jìn)行設(shè)計(jì)．根據(jù)全球半導(dǎo)體技術(shù)發(fā)展路線圖［5］，硅通孔的尺寸定為1μm×1μm．本文使用的工具是DesignCompiler，En－counter和PrimeTime．以下將具體介紹各個(gè)設(shè)計(jì)步驟，著重介紹與二維集成電路設(shè)計(jì)不同的地方，圖4展示了整個(gè)設(shè)計(jì)流程．

3．1設(shè)計(jì)劃分

設(shè)計(jì)劃分的目的是將整個(gè)二維電路設(shè)計(jì)分割到三維多層設(shè)計(jì)中，以減小占用面積．劃分時(shí)需要根據(jù)設(shè)計(jì)電路進(jìn)行具體分析，注意均勻分配各層的面積，并且避免使用過(guò)多的硅通孔，因?yàn)楣柰讜?huì)額外占用標(biāo)準(zhǔn)單元的布局資源，且增加生產(chǎn)成本．本文針對(duì)HEVC運(yùn)動(dòng)估計(jì)電路，根據(jù)第2節(jié)中的分析，將設(shè)計(jì)分為四層．

3．2綜合與布局

在三維電路設(shè)計(jì)中，綜合與布局的方法和二維電路設(shè)計(jì)相似．不同之處在于，綜合與布局，包括之后的后端步驟，都需要對(duì)每一層獨(dú)立進(jìn)行，就如同設(shè)計(jì)了四塊芯片．在綜合結(jié)束時(shí)，需要使用時(shí)序預(yù)算（TimingBudget）功能得到四個(gè)時(shí)序約束文件，以及四個(gè)網(wǎng)表文件．

3．3創(chuàng)建硅通孔

布局后需要?jiǎng)?chuàng)建硅通孔，將信號(hào)傳輸?shù)较聦樱疚拇_定硅通孔位置的方法是，首先使用工具進(jìn)行標(biāo)準(zhǔn)單元和SRAM的布局，然后使用腳本找到需要與下層通信的單元管腳位置，在其邊上創(chuàng)建一個(gè)硅通孔并將管腳信號(hào)分配到這個(gè)硅通孔上，這樣可以獲得最小線長(zhǎng)．所有硅通孔都創(chuàng)建并分配好信號(hào)之后，需要將這些信息導(dǎo)出，以便下層tier在相應(yīng)位置的頂層金屬上創(chuàng)建frontbump與上層硅通孔相連．只有最上面的三層需要?jiǎng)?chuàng)建硅通孔．

3．4時(shí)鐘樹綜合

三維集成電路的時(shí)鐘樹綜合采用二維電路中層次化設(shè)計(jì)的方法，即先在每一個(gè)tier的時(shí)鐘信號(hào)端口的附近創(chuàng)建一個(gè)緩沖器，并利用這個(gè)緩沖器作為時(shí)鐘樹的根，為本層tier生成一棵時(shí)鐘樹．最后在底層tier設(shè)計(jì)完整時(shí)鐘樹時(shí)，將上面各層tier當(dāng)作數(shù)個(gè)宏模塊，并在配置文件中描述各宏模塊的時(shí)鐘樹特性，包括端口名、最大／最小上升延遲、最大／最小下降延遲和額外電容．其中額外電容用來(lái)描述硅通孔引入的電容．

3．4時(shí)序驗(yàn)證

為了驗(yàn)證三維集成電路的時(shí)序，首先需要得到各層tier的SPEF文件，其中包含了網(wǎng)表的電容、電阻等數(shù)據(jù)．在PrimeTime中導(dǎo)入各層SPEF文件，并設(shè)置合適的硅通孔電容電阻參數(shù)，即可進(jìn)行多層tier聯(lián)合時(shí)序驗(yàn)證．

3．5版圖設(shè)計(jì)結(jié)果

圖5展示了三維HEVC運(yùn)動(dòng)估計(jì)電路的版圖設(shè)計(jì)結(jié)果，從上至下依次為tier4至tier1．每一層中的左圖展示了標(biāo)準(zhǔn)單元和SRAM的位置，而右圖展示了硅通孔的位置．其中上方兩層全部由標(biāo)準(zhǔn)單元組成，下方兩層主要由SRAM組成.5結(jié)果分析與比較本文為了定量分析三維集成電路帶來(lái)的各項(xiàng)優(yōu)勢(shì)，分別對(duì)二維運(yùn)動(dòng)估計(jì)電路和三維運(yùn)動(dòng)估計(jì)電路進(jìn)行了完整的設(shè)計(jì)．由于集成電路的設(shè)計(jì)是各項(xiàng)指標(biāo)之間的平衡（trade－off），在不同的約束下，會(huì)得到不同結(jié)果，本文在假設(shè)二維電路的面積與三維電路四層tier的總面積相等，且時(shí)鐘約束都為250MHz的情況下，對(duì)比其線長(zhǎng)、功耗等性能指標(biāo)．對(duì)比結(jié)果如表3所示，結(jié)果證明，三維HEVC運(yùn)動(dòng)估計(jì)電路比二維電路減小了75％占用面積，14．4％總線長(zhǎng)，17．1％平均線長(zhǎng)和12．3％功耗．

4、結(jié)束語(yǔ)

集成電路設(shè)計(jì)步驟范文第4篇

針對(duì)課堂教學(xué)的局限性，鼓勵(lì)學(xué)生養(yǎng)成課外積極收集相關(guān)專業(yè)知識(shí)的主動(dòng)自學(xué)能力；鼓勵(lì)學(xué)生積極參加各種設(shè)計(jì)競(jìng)賽，將所學(xué)知識(shí)靈活應(yīng)用于實(shí)踐，并使學(xué)生逐漸形成創(chuàng)新性思維，具有較高的工程素質(zhì)和實(shí)踐能力。

二、基于FPGA技術(shù)的課程教學(xué)改革策略

1.明確教學(xué)目標(biāo)

即通過(guò)對(duì)集成電路相關(guān)企業(yè)進(jìn)行調(diào)研，了解企業(yè)對(duì)集成電路專業(yè)學(xué)生在FPGA技術(shù)方面所需的應(yīng)用技能，進(jìn)一步明確FPGA技術(shù)的教學(xué)目標(biāo)。往往每個(gè)企業(yè)的研究方向不同，所用的開發(fā)環(huán)境、仿真工具都各不相同。為了滿足學(xué)生就業(yè)需求，教學(xué)目標(biāo)應(yīng)該重基礎(chǔ)、求延伸。在基礎(chǔ)扎實(shí)的基礎(chǔ)上，在應(yīng)用方向上尋求延伸，使學(xué)生多接觸各種常用的典型開發(fā)環(huán)境。

2.整合與FPGA技術(shù)相關(guān)的課程，設(shè)計(jì)教學(xué)內(nèi)容

由于幾門相關(guān)的課程由不同的教師在不同學(xué)期授課，同時(shí)存在著有些知識(shí)點(diǎn)重復(fù)講授，而有些重要知識(shí)點(diǎn)又在課程中沒(méi)有涉及到的現(xiàn)象。再加上對(duì)于硬件描述語(yǔ)言的學(xué)習(xí)僅僅通過(guò)課堂教學(xué)是遠(yuǎn)遠(yuǎn)不夠的，應(yīng)該邊學(xué)邊練。根據(jù)專業(yè)特色、企業(yè)需求及修訂后的教學(xué)目標(biāo)，對(duì)原FPGA技術(shù)相關(guān)的多門課程的教學(xué)內(nèi)容進(jìn)行深入分析，依據(jù)教學(xué)內(nèi)容的關(guān)聯(lián)程度，制定課程整合方案，調(diào)整教學(xué)計(jì)劃，合理安排授課內(nèi)容，做好銜接，充分利用教學(xué)資源。主要包括“硬件描述語(yǔ)言”增設(shè)相應(yīng)實(shí)驗(yàn)課（modelsim仿真）；原“數(shù)字集成電路設(shè)計(jì)”的實(shí)驗(yàn)內(nèi)容改為quartusii開發(fā)工具綜合項(xiàng)目設(shè)計(jì)實(shí)驗(yàn)；“FPGA原理與應(yīng)用”除了介紹原理應(yīng)用方面外，另增設(shè)針對(duì)FPGA實(shí)驗(yàn)箱的實(shí)驗(yàn)項(xiàng)目（Xilinx的ise開發(fā)工具）；“SOPC設(shè)計(jì)技術(shù)”課程中要求學(xué)生熟練掌握sopcbuilder和XilinxEDK開發(fā)環(huán)境，使學(xué)生同時(shí)掌握并比較兩大公司的典型開發(fā)環(huán)境，以及系統(tǒng)級(jí)設(shè)計(jì)方法。

3.增設(shè)“ASIC綜合與時(shí)序分析”課程

現(xiàn)有的一部分FPGA教學(xué)實(shí)驗(yàn)，僅僅停留在讓學(xué)生熟悉FPGA的設(shè)計(jì)流程、設(shè)計(jì)步驟，這遠(yuǎn)遠(yuǎn)不夠。綜合時(shí)序分析在電路設(shè)計(jì)中起著至關(guān)重要的作用，應(yīng)進(jìn)一步加強(qiáng)綜合時(shí)序分析環(huán)節(jié)，數(shù)字集成電路實(shí)驗(yàn)不能僅停留在將RTL級(jí)代碼映射為電路結(jié)構(gòu)的表面工作，應(yīng)深入分析電路的時(shí)序、面積及功耗，讓學(xué)生具體體會(huì)各種約束在電路具體實(shí)現(xiàn)中的意義。因此，增設(shè)“ASIC綜合與時(shí)序分析”課程，針對(duì)ASIC設(shè)計(jì)購(gòu)置了Synopsys軟件并建立了相應(yīng)機(jī)房，使學(xué)生熟練掌握不同的設(shè)計(jì)軟件，以滿足設(shè)計(jì)需求。

4.調(diào)整實(shí)驗(yàn)計(jì)劃，提高學(xué)生的動(dòng)手能力

數(shù)字集成電路實(shí)驗(yàn)通常以Modelsim仿真為主，學(xué)生只有在最后一個(gè)綜合實(shí)驗(yàn)中才能用到FPGA開發(fā)板，開發(fā)板利用率不高，而且學(xué)生對(duì)開發(fā)板的熟悉程度根本不夠。應(yīng)該增加FPGA開發(fā)實(shí)驗(yàn)項(xiàng)目，讓學(xué)生熟悉開發(fā)板結(jié)構(gòu)、核心器件及外設(shè)結(jié)構(gòu)、連接方式，真正能熟悉開發(fā)工具，熟練掌握開發(fā)流程，鼓勵(lì)學(xué)生多動(dòng)手、多實(shí)踐，真正做到活學(xué)活用。

5.加強(qiáng)師資隊(duì)伍建設(shè)

由于行業(yè)技術(shù)更新快，新技術(shù)、新工具層出不窮，而學(xué)校又存在講授知識(shí)老舊，教師技術(shù)參差不齊等諸多問(wèn)題。因此必須加強(qiáng)師資隊(duì)伍建設(shè)，進(jìn)行定期技術(shù)培訓(xùn)，及時(shí)更新知識(shí)結(jié)構(gòu)。通過(guò)定期培訓(xùn)，可以為課程中實(shí)驗(yàn)授課做較好的技術(shù)支持。同時(shí)支持教師參加培訓(xùn)，使一線教師能有機(jī)會(huì)直接與各地從事集成電路數(shù)字設(shè)計(jì)的一線工程師（包括清華微電子所、中芯國(guó)際、華納電子、大唐微電子等知名單位的一線工程師）進(jìn)行交流。及時(shí)了解行業(yè)新動(dòng)態(tài)、新趨勢(shì)、新技術(shù)以及主流工具，更好地將最新的知識(shí)及相關(guān)信息傳授給學(xué)生，緊跟時(shí)代步伐。

6.變革教學(xué)方法

傳統(tǒng)的教學(xué)方法強(qiáng)調(diào)以課堂為中心、以教師為中心、以教材為中心，主要以講授為主，而忽視學(xué)生的積極性、主動(dòng)性及創(chuàng)造性的發(fā)揮，這將影響FPGA技術(shù)的教學(xué)效果。而且這種方式過(guò)于枯燥，對(duì)FPGA技術(shù)教學(xué)遠(yuǎn)遠(yuǎn)不足。在FPGA技術(shù)的教學(xué)中，根據(jù)講授的內(nèi)容，采用不同的教學(xué)方法。除了課堂講授外，在講解具體實(shí)例時(shí)應(yīng)采用演示法。FPGA技術(shù)的實(shí)踐性和應(yīng)用性很強(qiáng)，設(shè)置相關(guān)課內(nèi)實(shí)驗(yàn)應(yīng)分為基礎(chǔ)性實(shí)驗(yàn)、提高性實(shí)驗(yàn)和綜合性實(shí)驗(yàn)。在實(shí)踐教學(xué)中要堅(jiān)持“重基礎(chǔ)與技能、求綜合與創(chuàng)新”的改革思路，加強(qiáng)學(xué)生工程思維訓(xùn)練、調(diào)試和分析能力，提高實(shí)踐教學(xué)體系的創(chuàng)新性、綜合性。除課堂講授外，督促學(xué)生在教師指導(dǎo)下自學(xué)、自講，以討論為主的教學(xué)方式，并根據(jù)合作程序及自愿原則進(jìn)行分組。針對(duì)“集成電路設(shè)計(jì)方法”課程教學(xué)內(nèi)容，建立課外創(chuàng)新小組，為每個(gè)小組的階段性成果在課堂上進(jìn)行成果，鍛煉學(xué)生的語(yǔ)言表達(dá)能力，建立自信心。同時(shí)，由教師引導(dǎo)，對(duì)創(chuàng)新小組遇到的問(wèn)題進(jìn)行課堂討論、分析，調(diào)動(dòng)每個(gè)學(xué)生的積極性，提高學(xué)生自行發(fā)現(xiàn)問(wèn)題、分析問(wèn)題及解決問(wèn)題的能力，取得了很好的效果。教師通過(guò)與學(xué)生互動(dòng)了解學(xué)生的興趣、難點(diǎn)所在，有目的地調(diào)整教學(xué)內(nèi)容，使課堂更靈活、更有效地解決學(xué)生在學(xué)習(xí)過(guò)程中的各種問(wèn)題，

7.與企業(yè)合作

建立實(shí)訓(xùn)基地，培養(yǎng)學(xué)生的團(tuán)隊(duì)精神。有些能力較強(qiáng)的學(xué)生習(xí)慣于獨(dú)立完成某個(gè)項(xiàng)目，這違背了企業(yè)需要具有團(tuán)隊(duì)協(xié)作精神成員的培養(yǎng)方針。實(shí)訓(xùn)基地以分組形式分配項(xiàng)目，對(duì)每個(gè)學(xué)生進(jìn)行明確分工，讓學(xué)生在每個(gè)項(xiàng)目中分別擔(dān)任項(xiàng)目團(tuán)隊(duì)中的不同角色，承擔(dān)各自的任務(wù)，以團(tuán)隊(duì)形式完成所分配的項(xiàng)目，并且每個(gè)學(xué)生在課程結(jié)業(yè)時(shí)必須完成項(xiàng)目團(tuán)隊(duì)中不同角色的任務(wù)，得到相應(yīng)學(xué)分。以實(shí)際項(xiàng)目為基礎(chǔ)，領(lǐng)著學(xué)生從立項(xiàng)到著手設(shè)計(jì)再到最終完成設(shè)計(jì)，讓學(xué)生熟練掌握項(xiàng)目完成的各個(gè)過(guò)程。在進(jìn)行綜合項(xiàng)目實(shí)現(xiàn)的過(guò)程中，學(xué)生能體會(huì)到課堂知識(shí)用于實(shí)踐是遠(yuǎn)遠(yuǎn)不足的，這將促進(jìn)學(xué)生查找相關(guān)資料進(jìn)行自主學(xué)習(xí)，培養(yǎng)學(xué)生的自學(xué)能力、發(fā)現(xiàn)問(wèn)題、分析問(wèn)題及解決問(wèn)題的能力。

8.制定FPGA應(yīng)用能力評(píng)價(jià)標(biāo)準(zhǔn)

集成電路設(shè)計(jì)步驟范文第5篇

關(guān)鍵詞： 嵌入式應(yīng)用 教學(xué)體系 實(shí)驗(yàn)教學(xué)

嵌入式技術(shù)是21世紀(jì)計(jì)算機(jī)技術(shù)發(fā)展的一個(gè)重要方向。嵌入式技術(shù)的發(fā)展，是當(dāng)今新型技術(shù)時(shí)代的一個(gè)重大標(biāo)志。

在當(dāng)前數(shù)字信息技術(shù)和網(wǎng)絡(luò)技術(shù)高速發(fā)展的后PC時(shí)代，技術(shù)的飛速進(jìn)步及市場(chǎng)對(duì)高端智能產(chǎn)品需求的日趨增長(zhǎng)，8/16位微處理器已無(wú)法滿足高端智能產(chǎn)品對(duì)微處理器性能的最低要求。而32位嵌入式微處理器因其高主頻、低功耗、高性價(jià)比、可運(yùn)行嵌入式操作系統(tǒng)等特點(diǎn)，已經(jīng)在高端智能產(chǎn)品、工業(yè)控制、信息家電等領(lǐng)域已取得了廣泛應(yīng)用[1，2]。

近年來(lái)，在電子信息學(xué)科單片機(jī)原理及應(yīng)用課程、16位及32位微機(jī)原理及接口電路等課程的教學(xué)中，仍以匯編語(yǔ)言、接口編程等作為主要知識(shí)點(diǎn)進(jìn)行講授，現(xiàn)有課程內(nèi)容、教學(xué)設(shè)施和教學(xué)手段與現(xiàn)今嵌入式技術(shù)的飛速發(fā)展嚴(yán)重脫節(jié)，技術(shù)差距在不斷加大，傳統(tǒng)的課程體系和教學(xué)方法已經(jīng)無(wú)法滿足應(yīng)用型人才培養(yǎng)的要求。為此，更新嵌入式應(yīng)用相關(guān)課程教學(xué)內(nèi)容，進(jìn)行課程改革和實(shí)驗(yàn)建設(shè)迫在眉睫。

1.循序漸進(jìn)，構(gòu)建三位一體的課程群體系

目前嵌入式應(yīng)用的實(shí)現(xiàn)主要有三種形式：面向?qū)崟r(shí)性要求較低、無(wú)需多線程的簡(jiǎn)單系統(tǒng)，一般選用單片機(jī)等8位或16位處理器的解決方案，適用于低端應(yīng)用場(chǎng)合；面向處理速度較快、需要操作系統(tǒng)支持的場(chǎng)合，可選用基于FPGA或ARM的片上系統(tǒng)（SOC）的解決方案，適用于高端應(yīng)用場(chǎng)合；而在如汽車電子、航空航天等工業(yè)級(jí)應(yīng)用場(chǎng)合，一般自主開發(fā)專用數(shù)字集成電路實(shí)現(xiàn)嵌入式應(yīng)用[3]。

圖1 嵌入式應(yīng)用的實(shí)現(xiàn)形式

嵌入式應(yīng)用課程群針對(duì)這三個(gè)方向開設(shè)三門主干課程：?jiǎn)纹瑱C(jī)原理與應(yīng)用、片上系統(tǒng)與嵌入式應(yīng)用和數(shù)字集成電路設(shè)計(jì)，《單片機(jī)原理與應(yīng)用》以8051為代表，主要講授8位微處理器的結(jié)構(gòu)和工作原理，讓學(xué)生對(duì)嵌入式系統(tǒng)形成基本概念，學(xué)習(xí)一般微處理器的指令集、工作原理、硬件配置和軟件開發(fā)。《片上系統(tǒng)與嵌入式應(yīng)用》以FPGA為平臺(tái)，著重講授SOPC系統(tǒng)設(shè)計(jì)方法，在先修課程的基礎(chǔ)上逐步深入，讓學(xué)生從這門課程的講授中既能學(xué)習(xí)到實(shí)用性較強(qiáng)的簡(jiǎn)單數(shù)字系統(tǒng)開發(fā)，又能接觸到如底層驅(qū)動(dòng)程序、實(shí)時(shí)操作系統(tǒng)等嵌入式應(yīng)用的前沿技術(shù)。最后，特別針對(duì)本專業(yè)微電子的專業(yè)特點(diǎn)，開設(shè)《數(shù)字集成電路設(shè)計(jì)》，專門講授嵌入式處理器數(shù)字IC的開發(fā)和使用，培養(yǎng)學(xué)生具有設(shè)計(jì)具有自主系統(tǒng)架構(gòu)嵌入式專用IC芯片的能力，形成本專業(yè)特色鮮明的培養(yǎng)模式。

圖2 嵌入式應(yīng)用課程群體系

2.教學(xué)科研并重，不斷更新教學(xué)內(nèi)容和教學(xué)方法

嵌入式領(lǐng)域的技術(shù)更新?lián)Q代速度十分的快，因此，要求教師在教學(xué)過(guò)程中不斷跟蹤新技術(shù)，更新教學(xué)內(nèi)容和教學(xué)方法。在“嵌入式應(yīng)用”課程群建設(shè)的過(guò)程中，我們將課程的教學(xué)內(nèi)容和教師所承擔(dān)各級(jí)科研項(xiàng)目中所獲得的工程實(shí)踐經(jīng)驗(yàn)緊密結(jié)合起來(lái)，在每個(gè)輪次的教學(xué)中，都會(huì)根據(jù)目前最新的前沿技術(shù)，加入一部分新的教學(xué)內(nèi)容，以達(dá)到更好地提升學(xué)生知識(shí)水平的效果。我們編寫了適合我校辦學(xué)特色的嵌入式系統(tǒng)實(shí)驗(yàn)（實(shí)訓(xùn)）指導(dǎo)書、PPT教學(xué)課件、AVI視頻教學(xué)動(dòng)畫等教學(xué)資料。目前，課程群中三門課程在教學(xué)內(nèi)容和方法方面都進(jìn)行了有益的探索。

（1）《單片機(jī)原理與應(yīng)用》課程采用目前工程實(shí)踐廣泛采用的C程序設(shè)計(jì)語(yǔ)言進(jìn)行描述，改變了以往使用匯編語(yǔ)言講授枯燥、乏味的特點(diǎn)，更易于學(xué)生理解和實(shí)際應(yīng)用。同時(shí)，我們還在課堂教學(xué)中引入了Proteus單片機(jī)仿真軟件進(jìn)行案例教學(xué)。在講授完單片機(jī)的基本原理之后，教師以講授實(shí)際案例為手段訓(xùn)練學(xué)生對(duì)于各知識(shí)點(diǎn)的理解和應(yīng)用能力[4]。在此過(guò)程中，學(xué)生與教師同步在課堂中用自己的計(jì)算機(jī)完成案例的復(fù)現(xiàn)，并用Proteus仿真軟件驗(yàn)證程序運(yùn)行的實(shí)際效果。應(yīng)用案例教學(xué)法，學(xué)生的學(xué)習(xí)不再是一味地聽，而轉(zhuǎn)變?yōu)閷?shí)際動(dòng)手實(shí)踐，在實(shí)踐中嘗試、總結(jié)和提升，學(xué)生學(xué)習(xí)效果顯著強(qiáng)化。

（2）《片上系統(tǒng)與嵌入式應(yīng)用》是一門新開課程，主要講授Nios II軟核處理器的體系結(jié)構(gòu)、設(shè)備和SOPC系統(tǒng)的開發(fā)流程。在課程內(nèi)容上，側(cè)重嵌入式處理器的應(yīng)用而非原理，避免與單片機(jī)課程重復(fù)。在上一學(xué)期學(xué)生學(xué)習(xí)過(guò)單片機(jī)課程的基礎(chǔ)上，重點(diǎn)講授SDRAM存儲(chǔ)器、Flash存儲(chǔ)器、UART接口等低端單片機(jī)系統(tǒng)不涉及的內(nèi)容和應(yīng)用實(shí)例。在教學(xué)方法上，采用任務(wù)驅(qū)動(dòng)法來(lái)激發(fā)學(xué)生的學(xué)習(xí)興趣，以一個(gè)簡(jiǎn)單的設(shè)計(jì)實(shí)例為主體，介紹軟硬件的開發(fā)流程，開發(fā)環(huán)境的使用和編程思想，使學(xué)生循序漸進(jìn)，逐步深入[5]。例如：設(shè)計(jì)一個(gè)點(diǎn)陣顯示屏控制器，圍繞這個(gè)任務(wù)讓學(xué)生熟悉構(gòu)建SOPC系統(tǒng)所要用到的外部RAM接口、外部Flash接口、Avalon三態(tài)橋、定時(shí)器、鎖相環(huán)、自定義點(diǎn)陣等外設(shè)的特點(diǎn)和編程方法。這種教學(xué)方法將學(xué)習(xí)的難點(diǎn)分散到各個(gè)任務(wù)中，能使學(xué)生在完成任務(wù)的同時(shí)深刻理解所學(xué)內(nèi)容。

（3）《數(shù)字集成電路設(shè)計(jì)》課程以Verilog語(yǔ)言設(shè)計(jì)為切入點(diǎn)，從最簡(jiǎn)單的邏輯電路設(shè)計(jì)開始，逐步深入復(fù)雜的微處理器電路設(shè)計(jì)。在教學(xué)內(nèi)容上，針對(duì)嵌入式應(yīng)用課程群的特點(diǎn)，圍繞微處理器的主要結(jié)構(gòu)如ALU、ROM、寄存器組、RISC模型機(jī)等電路的原理和設(shè)計(jì)方法進(jìn)行講授，學(xué)生在經(jīng)過(guò)這門課程的學(xué)習(xí)后，可以掌握自己動(dòng)手開發(fā)一塊具有自主知識(shí)產(chǎn)權(quán)的專用嵌入式處理器芯片的能力。

3.開設(shè)綜合性、設(shè)計(jì)性實(shí)驗(yàn)，培養(yǎng)學(xué)生創(chuàng)新能力

應(yīng)用型本科人才并不是“狹窄于技術(shù)”的工匠，應(yīng)具有開放的辯證思維和創(chuàng)新精神。在嵌入式課程群實(shí)踐體系的建設(shè)過(guò)程中，除了開設(shè)常規(guī)的基礎(chǔ)性實(shí)驗(yàn)以外，在《片上系統(tǒng)與嵌入式應(yīng)用》和《數(shù)字集成電路設(shè)計(jì)》課程設(shè)計(jì)中開設(shè)了一系列的綜合性和創(chuàng)新性實(shí)驗(yàn)，這些課題來(lái)源于實(shí)際的工程設(shè)計(jì)和科研項(xiàng)目，由學(xué)生自行提出可行的設(shè)計(jì)方案，與指導(dǎo)老師共同討論后實(shí)施，整個(gè)過(guò)程由學(xué)生主導(dǎo)，充分發(fā)揮學(xué)生的主觀能動(dòng)性和創(chuàng)造力。我們將實(shí)驗(yàn)內(nèi)容分為以下三類。

（1）基礎(chǔ)性實(shí)驗(yàn)。主要是讓學(xué)生在實(shí)驗(yàn)指導(dǎo)書的指導(dǎo)下將理論課上所掌握的知識(shí)和概念通過(guò)實(shí)驗(yàn)的方式進(jìn)行鞏固，通過(guò)直觀、具體的實(shí)驗(yàn)結(jié)果驗(yàn)證理論結(jié)果，熟悉軟件使用方法和設(shè)計(jì)流程。包括PWM直流電機(jī)控制、標(biāo)準(zhǔn)輸入輸出設(shè)備字符串流控制、PIO控制流水燈、自定義外設(shè)點(diǎn)陣控制等實(shí)驗(yàn)。

（2）綜合性實(shí)驗(yàn)。這部分實(shí)驗(yàn)區(qū)別于基礎(chǔ)性實(shí)驗(yàn)，并不給出具體的實(shí)驗(yàn)過(guò)程，只給出基本原理和大致方案，要求學(xué)生綜合運(yùn)用所學(xué)專業(yè)知識(shí)，周全考慮，自行確定具體的實(shí)驗(yàn)步驟和方法。這部分實(shí)驗(yàn)往往涉及多門知識(shí)點(diǎn)甚至是多門課程，包括無(wú)線溫度數(shù)據(jù)采集、μC-OS多任務(wù)操作系統(tǒng)、觸摸屏人機(jī)交互等實(shí)驗(yàn)。

（3）創(chuàng)新性實(shí)驗(yàn)。這部分實(shí)驗(yàn)主要面向部分基礎(chǔ)知識(shí)過(guò)硬、動(dòng)手能力強(qiáng)的優(yōu)秀學(xué)生，利用課外時(shí)間提高他們?cè)谇度胧綉?yīng)用方面的實(shí)際能力。這類實(shí)驗(yàn)以省、校兩級(jí)大學(xué)生實(shí)踐創(chuàng)新項(xiàng)目為載體，不拘泥于理論和實(shí)驗(yàn)課程的范圍，由學(xué)生自主選題，形成創(chuàng)新團(tuán)隊(duì)，由團(tuán)隊(duì)指導(dǎo)老師負(fù)責(zé)。我們成立了開放的嵌入式創(chuàng)新實(shí)驗(yàn)室，實(shí)驗(yàn)室由老師、實(shí)驗(yàn)員和高年級(jí)學(xué)生共同值班，學(xué)生可以隨時(shí)申請(qǐng)使用實(shí)驗(yàn)設(shè)備，完成相應(yīng)的實(shí)驗(yàn)。通過(guò)這種形式的鍛煉，嵌入式創(chuàng)新實(shí)驗(yàn)室的同學(xué)在省大學(xué)生電子設(shè)計(jì)競(jìng)賽、全國(guó)電子專業(yè)人才設(shè)計(jì)與技能大賽中都取得了優(yōu)異成績(jī)。

4.結(jié)語(yǔ)

嵌入式應(yīng)用課程群經(jīng)過(guò)以上所述課程體系的調(diào)整、教學(xué)內(nèi)容的豐富及實(shí)驗(yàn)教學(xué)的改革，不斷增加新知識(shí)，改進(jìn)教學(xué)手段和教學(xué)方法，通過(guò)課堂教學(xué)、實(shí)驗(yàn)教學(xué)和教學(xué)科研的結(jié)合，在學(xué)生創(chuàng)新意識(shí)和實(shí)踐動(dòng)手能力培養(yǎng)方面進(jìn)行了有益嘗試和探索。未來(lái)我們將在深化教學(xué)改革的過(guò)程中不斷探索，不斷完善，探索出一套適合應(yīng)用型人才培養(yǎng)的嵌入式應(yīng)用教學(xué)培養(yǎng)模式。

參考文獻(xiàn)：

[1]周立功.SOPC嵌入式系統(tǒng)基礎(chǔ)教程[M].北京：北京航空航天大學(xué)出版社，2006.

[2]宋彩利，康磊.數(shù)字系統(tǒng)設(shè)計(jì)與SOPC技術(shù)[M].西安：西安交通大學(xué)出版社，2012.

[3]李蘭英，崔永利，李妍等.基于FPGA技術(shù)的嵌入式應(yīng)用型人才培養(yǎng)教學(xué)體系[J].計(jì)算機(jī)教育，2011（16）：18-21.

[4]陳林，魏淑桃，石林祥等.應(yīng)用型本科“SOPC設(shè)計(jì)與應(yīng)用”課程教學(xué)改革探索[J].計(jì)算機(jī)教育，2012（19）：82-85.