前言：想要寫出一篇令人眼前一亮的文章嗎？我們特意為您整理了5篇集成電路設計范文，相信會為您的寫作帶來幫助，發(fā)現(xiàn)更多的寫作思路和靈感。

集成電路設計范文第1篇

2001年我國新增“集成電路設計與集成系統(tǒng)”本科專業(yè)，2003年至2009年，我國在清華大學、北京大學、復旦大學等高校分三批設立了20個大學集成電路人才培養(yǎng)基地，加上原有的“微電子科學與工程”專業(yè)，目前，國內已有近百所高校開設了微電子相關專業(yè)和實訓基地，由此可見，國家對集成電路行業(yè)人才培養(yǎng)的高度重視。在新形勢下，集成電路相關專業(yè)的“重理論輕實踐”、“重教授輕自學輕互動”的傳統(tǒng)人才培養(yǎng)模式已不再適用。因此，探索新的人才培養(yǎng)方式，改革集成電路設計類課程體系顯得尤為重要。傳統(tǒng)人才培養(yǎng)模式的“重理論、輕實踐”方面，可從課程教學學時安排上略見一斑。例如：某高?！澳M集成電路設計”課程，總學時為80，其中理論為64學時，實驗為16學時，理論與實驗學時比高達4∶1。由于受學時限制，實驗內容很難全面覆蓋模擬集成電路的典型結構，且實驗所涉及的電路結構、器件尺寸和參數只能由授課教師直接給出，學生在有限的實驗學時內僅完成電路的仿真驗證工作。由于缺失了根據所學理論動手設計電路結構，計算器件尺寸，以及通過仿真迭代優(yōu)化設計等環(huán)節(jié)，使得眾多應屆畢業(yè)生走出校園后普遍不具備直接參與集成電路設計的能力。“重教授、輕自學、輕互動”的傳統(tǒng)教學方式也備受詬病。課堂上，授課教師過多地關注知識的傳授，忽略了發(fā)揮學生主動學習的主觀能動性，導致教師教得很累，學生學得無趣。

2集成電路設計類課程體系改革探索和教學模式的改進

2014年“數字集成電路設計”課程被列入我校卓越課程的建設項目，以此為契機，卓越課程建設小組對集成電路設計類課程進行了探索性的“多維一體”的教學改革，運用多元化的教學組織形式，通過合作學習、小組討論、項目學習、課外實訓等方式，營造開放、協(xié)作、自主的學習氛圍和批判性的學習環(huán)境。

2．1新型集成電路設計課程體系探索

由于統(tǒng)一的人才培養(yǎng)方案，造成了學生“學而不精”局面，培養(yǎng)出來的學生很難快速適應企業(yè)的需求，往往企業(yè)還需追加6～12個月的實訓，學生才能逐漸掌握專業(yè)技能，適應工作崗位。因此，本卓越課程建設小組試圖根據差異化的人才培養(yǎng)目標，探索新型集成電路設計類課程體系，重新規(guī)劃課程體系，突出課程的差異化設置。集成電路設計類課程的差異化，即根據不同的人才培養(yǎng)目標，開設不同的專業(yè)課程。比如，一些班級側重培養(yǎng)集成電路前端設計的高端人才，其開設的集成電路設計類課程包括數字集成電路設計、集成電路系統(tǒng)與芯片設計、模擬集成電路設計、射頻電路基礎、硬件描述語言與FPGA設計、集成電路EDA技術、集成電路工藝原理等；另外的幾個班級，則側重于集成電路后端設計的高端人才培養(yǎng)，其開設的集成電路設計類課程包括數字集成電路設計、CMOS模擬集成電路設計、版圖設計技術、集成電路工藝原理、集成電路CAD、集成電路封裝與集成電路測試等。在多元化的培養(yǎng)模式中，加入實訓環(huán)節(jié)，為期一年，設置在第七、八學期。學生可自由選擇，或留在學校參與教師團隊的項目進行實訓，或進入企業(yè)實習，以此來提高學生的專業(yè)技能與綜合素質。

2．2理論課課堂教學方式的改進

傳統(tǒng)的課堂理論教學方式主要“以教為主”，缺少了“以學為主”的互動環(huán)節(jié)和自主學習環(huán)節(jié)。通過增加以學生為主導的學習環(huán)節(jié)，提高學生學習的興趣和學習效果。改進措施如下：

（1）適當降低精講學時。精講學時從以往的占課程總學時的75％～80％，降低為30％～40％，課程的重點和難點由主講教師精講，精講環(huán)節(jié)重在使學生掌握扎實的理論基礎。

（2）增加課堂互動和自學學時。其學時由原來的占理論學時不到5％增至40％～50％。

（3）采用多樣化課堂教學手段，包括團隊合作學習、課堂小組討論和自主學習等，激發(fā)學生自主學習的興趣。比如，教師結合當前本專業(yè)國內外發(fā)展趨勢、研究熱點和實踐應用等，將課程內容凝練成幾個專題供學生進行小組討論，每小組人數控制在3～4人，課堂討論時間安排不低于課程總學時的30％［3］。專題內容由學生通過自主學習的方式完成，小組成員在查閱大量的文獻資料后，撰寫報告，在課堂上與師生進行交流。課堂理論教學方式的改進，充分調動了學生的學習熱情和積極性，使學生從被動接受變?yōu)橹鲃訉W習，既活躍了課堂氣氛，也營造了自主、平等、開放的學習氛圍。

2．3課程實驗環(huán)節(jié)的改進

為使學生盡快掌握集成電路設計經驗，提高動手實踐能力，探索一種內容合適、難度適中的集成電路設計實驗教學方法勢在必行。本課程建設小組將從以下幾個方面對課程實驗環(huán)節(jié)進行改進：

（1）適當提高教學實驗課時占課程總學時的比例，使理論和實驗學時的比例不高于2∶1。

（2）增加課外實驗任務。除實驗學時內必須完成的實驗外，教師可增設多個備選實驗供學生選擇。學生可在開放實驗室完成相關實驗內容，為學生提供更多的自主思考和探索空間。

（3）提升集成電路設計實驗室的軟、硬件環(huán)境。本專業(yè)通過申請實驗室改造經費，已完成多個相關實驗室的軟、硬件升級換代。目前，實驗室配套完善的EDA輔助電路設計軟件，該系列軟件均為業(yè)界認可且使用率較高的軟件。

（4）統(tǒng)籌安排集成電路設計類課程群的教學實驗環(huán)節(jié)，力爭使課程群的實驗內容覆蓋設計全流程。由于集成電路設計類課程多、覆蓋面大，且由不同教師進行授課，因此課程實驗分散，難以統(tǒng)一。本課程建設小組為了提高學生的動手能力和就業(yè)競爭力，全面規(guī)劃、統(tǒng)籌安排課程群內的所有實驗，使學生對集成電路設計的全流程都有所了解。

3工程案例教學法的應用

為提升學生的工程實踐經驗，我們將工程案例教學法貫穿于整個課程群的理論、實驗和作業(yè)環(huán)節(jié)。下面以模擬集成電路中的典型模塊多級放大器的設計為例，對該教學方法在課程中的應用進行詳細介紹。

3．1精講環(huán)節(jié)

運算放大器是模擬系統(tǒng)和混合信號系統(tǒng)中一個完整而又重要的部分，從直流偏置的產生到高速放大或濾波，都離不開不同復雜程度的運算放大器。因此，掌握運算放大器知識是學生畢業(yè)后從事模擬集成電路設計的基礎。雖然多級運算放大器的電路規(guī)模不是很大，但是在設計過程中，需根據性能指標，謹慎挑選運放結構，合理設計器件尺寸。運算放大器的性能指標指導著設計的各個環(huán)節(jié)和幾個比較重要的設計參數，如開環(huán)增益、小信號帶寬、最大功率、輸出電壓（流）擺幅、相位裕度、共模抑制比、電源抑制比、轉換速率等。由于運算放大器的設計指標多，設計過程相對復雜，因此其工作原理、電路結構和器件尺寸的計算方法等，這部分內容需要由主講教師精講，其教學內容可以放在“模擬集成電路設計”課程的理論學時里。

3．2作業(yè)環(huán)節(jié)

課后作業(yè)不僅僅是課堂教學的鞏固，還應是課程實驗的準備環(huán)節(jié)。為了彌補缺失的學生自主設計環(huán)節(jié)，我們將電路結構的設計和器件尺寸、相關參數的手工計算過程放在作業(yè)環(huán)節(jié)中完成。這樣做既不占用寶貴的實驗學時，又提高了學生的分析問題和解決問題的能力。比如兩級運算放大器的設計和仿真實驗，運放的設計指標為：直流增益＞80dB；單位增益帶寬＞50MHz；負載電容為2pF；相位裕度＞60°；共模電平為0．9V（VDD＝1．8V）；差分輸出擺幅＞±0．9V；差分壓擺率＞100V／μs。在上機實驗之前，主講教師先將該運放的設計指標布置在作業(yè)中，學生根據教師指定的設計參數完成兩級運放結構選型及器件尺寸、參數的手工計算工作，仿真驗證和電路優(yōu)化工作在實驗學時或課外實訓環(huán)節(jié)中完成。

3．3實驗環(huán)節(jié)

在課程實驗中，學生使用EDA軟件平臺將作業(yè)中設計好的電路輸入并搭建相關仿真環(huán)境，進行仿真驗證工作。學生根據仿真結果不斷優(yōu)化電路結構和器件尺寸，直至所設計的運算放大器滿足所有預設指標。其教學內容可放在“模擬集成電路設計”或“集成電路EDA技術”課程里［4］。

3．4版圖設計環(huán)節(jié)

版圖是電路系統(tǒng)和集成電路工藝之間的橋梁，是集成電路設計不可或缺的重要環(huán)節(jié)。通過集成電路的版圖設計，可將立體的電路系統(tǒng)變?yōu)橐粋€二維的平面圖形，再經過工藝加工還原為基于硅材料的立體結構。兩級運算放大器屬于模擬集成電路，其版圖設計不僅要滿足工藝廠商提供的設計規(guī)則，還應考慮到模擬集成電路版圖設計的準則，如匹配性、抗干擾性以及冗余設計等。其教學內容可放在課程群中“版圖設計技術”的實驗環(huán)節(jié)完成。通過理論環(huán)節(jié)、作業(yè)環(huán)節(jié)以及實驗的迭代仿真和版圖設計環(huán)節(jié)，使學生掌握模擬集成電路的前端設計到后端設計流程，以及相關EDA軟件的使用，具備了直接參與模擬集成電路設計的能力。

4結語

集成電路設計范文第2篇

【關鍵詞】集成電路 設計方法 IP技術

基于CMOS工藝發(fā)展背景下，CMOS集成電路得到了廣泛應用，即到目前為止，仍有95%集成電路融入了CMOS工藝技術，但基于64kb動態(tài)存儲器的發(fā)展，集成電路微小化設計逐漸引起了人們關注。因而在此基礎上，為了迎合集成電路時代的發(fā)展，應注重在當前集成電路設計過程中從微電路、芯片等角度入手，對集成電路進行改善與優(yōu)化，且突出小型化設計優(yōu)勢。以下就是對集成電路設計與IP設計技術的詳細闡述，望其能為當前集成電路設計領域的發(fā)展提供參考。

1 當前集成電路設計方法

1.1 全定制設計方法

集成電路，即通過光刻、擴散、氧化等作業(yè)方法，將半導體、電阻、電容、電感等元器件集中于一塊小硅片，置入管殼內，應用于網絡通信、計算機、電子技術等領域中。而在集成電路設計過程中，為了營造良好的電路設計空間，應注重強調對全定制設計方法的應用，即在集成電路實踐設計環(huán)節(jié)開展過程中通過版圖編輯工具，對半導體元器件圖形、尺寸、連線、位置等各個設計環(huán)節(jié)進行把控，最終通過版圖布局、布線等，達到元器件組合、優(yōu)化目的。同時，在元器件電路參數優(yōu)化過程中，為了滿足小型化集成電路應用需求，應遵從“自由格式”版圖設計原則，且以緊湊的設計方法，對每個元器件所連導線進行布局，就此將芯片尺寸控制到最小狀態(tài)下。例如，隨機邏輯網絡在設計過程中，為了提高網絡運行速度，即采取全定制集成電路設計方法，滿足了網絡平臺運行需求。但由于全定制設計方法在實施過程中，設計周期較長，為此，應注重對其的合理化應用。

1.2 半定制設計方法

半定制設計方法在應用過程中需借助原有的單元電路，同時注重在集成電路優(yōu)化過程中，從單元庫內選取適宜的電壓或壓焊塊，以自動化方式對集成電路進行布局、布線，且獲取掩膜版圖。例如，專用集成電路ASIC在設計過程中為了減少成本投入量，即采用了半定制設計方法，同時注重在半定制設計方式應用過程中融入門陣列設計理念，即將若干個器件進行排序，且排列為門陣列形式，繼而通過導線連接形式形成統(tǒng)一的電路單元，并保障各單元間的一致性。而在半定制集成電路設計過程中，亦可采取標準單元設計方式，即要求相關技術人員在集成電路設計過程中應運用版圖編輯工具對集成電路進行操控，同時結合電路單元版圖，連接、布局集成電路運作環(huán)境，達到布通率100%的集成電路設計狀態(tài)。從以上的分析中即可看出，在小型化集成電路設計過程中，強調對半定制設計方法的應用，有助于縮短設計周期，為此，應提高對其的重視程度。

1.3 基于IP的設計方法

基于0.35μmCMOS工藝的推動下，傳統(tǒng)的集成電路設計方式已經無法滿足計算機、網絡通訊等領域集成電路應用需求，因而在此基礎上，為了推動各領域產業(yè)的進一步發(fā)展，應注重融入IP設計方法，即在集成電路設計過程中將“設計復用與軟硬件協(xié)同”作為導向，開發(fā)單一模塊，并集成、復用IP，就此將集成電路工作量控制到原有1/10，而工作效益提升10倍。但基于IP視角下，在集成電路設計過程中，要求相關工作人員應注重通過專業(yè)IP公司、Foundry積累、EDA廠商等路徑獲取IP核，且基于IP核支撐資源獲取的基礎上，完善檢索系統(tǒng)、開發(fā)庫管理系統(tǒng)、IP核庫等，最終對1700多個IP核資源進行系統(tǒng)化整理，并通過VSIA標準評估方式，對IP核集成電路運行環(huán)境的安全性、動態(tài)性進行質量檢測、評估，規(guī)避集成電路故障問題的凸顯，且達到最佳的集成電路設計狀態(tài)。另外，在IP集成電路設計過程中，亦應注重增設HDL代碼等檢測功能，從而滿足集成電路設計要求，達到最佳的設計狀態(tài)，且更好的應用于計算機、網絡通訊等領域中。

2 集成電路設計中IP設計技術分析

基于IP的設計技術，主要分為軟核、硬核、固核三種設計方式，同時在IP系統(tǒng)規(guī)劃過程中，需完善32位處理器，同時融入微處理器、DSP等，繼而應用于Internet、USB接口、微處理器核、UART等運作環(huán)境下。而IP設計技術在應用過程中對測試平臺支撐條件提出了更高的要求，因而在IP設計環(huán)節(jié)開展過程中，應注重選用適宜的接口，寄存I/O，且以獨立性IP模塊設計方式，對芯片布局布線進行操控，簡化集成電路整體設計過程。此外，在IP設計技術應用過程中，必須突出全面性特點，即從特性概述、框圖、工作描述、版圖信息、軟模型/HDL模型等角度入手，推進IP文件化，最終實現(xiàn)對集成電路設計信息的全方位反饋。另外，就當前的現(xiàn)狀來看，IP設計技術涵蓋了ASIC測試、系統(tǒng)仿真、ASIC模擬、IP繼承等設計環(huán)節(jié)，且制定了IP戰(zhàn)略，因而有助于減少IP集成電路開發(fā)風險，為此，在當前集成電路設計工作開展過程中應融入IP設計技術，并建構AMBA總線等，打造良好的集成電路運行環(huán)境，強化整體電路集成度，達到最佳的電路布局、規(guī)劃狀態(tài)。

3 結論

綜上可知，集成電路被廣泛應用于計算機等產業(yè)發(fā)展領域，推進了社會的進步。為此，為了降低集成電路設計風險，減少開發(fā)經費，縮短開發(fā)時間，要求相關技術人員在集成電路設計工作開展過程中應注重強調對基于IP的設計方法、半定制設計方法、全定制設計方法等的應用，同時注重引入IP設計技術理念，完善ASIC模擬、系統(tǒng)測試等集成電路設計功能，最終就此規(guī)避電路開發(fā)中故障問題的凸顯，達到最佳的集成電路開發(fā)、設計狀態(tài)。

參考文獻

[1]肖春花.集成電路設計方法及IP重用設計技術研究[J].電子技術與軟件工程，2014，12（06）：190-191.

[2]李群，樊麗春.基于IP技術的模擬集成電路設計研究[J].科技創(chuàng)新導報，2013，12（08）：56-57.

[3]中國半導體行業(yè)協(xié)會關于舉辦“中國集成電路設計業(yè)2014年會暨中國內地與香港集成電路產業(yè)協(xié)作發(fā)展高峰論壇”的通知[J].中國集成電路，2014，20（10）：90-92.

集成電路設計范文第3篇

關鍵詞:專用集成電路設計;創(chuàng)新;教學;探討

中圖分類號:G424文獻標識碼:A文章編號:1009-3044(2010)04-0920-02

Discussing about How to Teach the "Design of Application-Specific Integrated Circuit" Course

WU Yu-hua

(Beijing Electronic Science and Technology Institute, Beijing 100070, China)

Abstract: "Design of Application-Specific Integrated Circuit" is an important specialty course. In this paper, we will discuss the teaching technique about this course of non-micro-electronics specialty. Combining the teaching practice, several teaching experiences about "Design of Application-Specific Integrated Circuit" course are summarized.

Key words: design of application-specific integrated circuit; innovate; teaching; discuss

《專用集成電路設計》是電氣信息類專業(yè)開設的一門比較重要的專業(yè)課。為了培養(yǎng)寬口徑、基礎扎實的集成電路設計人才,滿足IC行業(yè)對人才的大量需求,無論是在微電子專業(yè),還是在相關的其他電氣信息類專業(yè),不少重點高等院校都已經開設了本門課程。在學生已經掌握了模擬電子技術、數字電子技術和一定的晶體管原理知識的基礎上,通過學習《專用集成電路設計》課,進行ASIC設計理論的學習和實踐的強化,進一步掌握集成電路和電路系統(tǒng)的設計知識,提高集成電路設計能力,增長集成電路設計經驗;通過理論教學和實踐教學,來加強電氣信息類專業(yè)學生的電路設計基礎、版圖設計基礎以及集成電路設計各環(huán)節(jié)的驗證知識等,培養(yǎng)學生在集成電路設計方面的研究興趣,為后續(xù)課程的學習和進一步的深造打好基礎。

由于專業(yè)建設和人才培養(yǎng)的需要,北京電子科技學院同樣開設了《專用集成電路設計》的專業(yè)選修課,授課對象是電子信息工程專業(yè)的本科生,由于非微電子的專業(yè)背景原因,他們并不具備足夠的半導體物理、晶體管原理等知識,因此在本課程的教學過程中,必然要針對具體對象,調整教學內容,創(chuàng)新教學思路,加強教學研究,找到一種適合于非微電子專業(yè)本科生的教學思想和教學方法。通過教學實踐,學生對于課程組在這一課程中的創(chuàng)新、探索和具體的教學方法比較認可。這里把我們在《專用集成電路設計》課教學實踐中的初步探索做一些總結,希望與大家分享。

1 結合實際合理設置授課內容,以學生能夠接受為目標

電子信息工程專業(yè)的學生在學習《專用集成電路設計》課程之前,已經系統(tǒng)地學習了《電路分析》、《模擬電子技術》、《數字電子技術》、《EDA技術》等有關電子技術和電路系統(tǒng)的課程,對于電路系統(tǒng)的設計已經有了一定的理解,并進行過比較系統(tǒng)的動手實踐訓練,為進一步學習《專用集成電路設計》課程打下了比較堅實的知識基礎和實踐基礎。但是由于專業(yè)背景的原因,該專業(yè)不太可能只是為了《專用集成電路設計》課而專門開設《半導體物理》、《晶體管原理》等這些在微電子專業(yè)才有的課程,因此,與微電子專業(yè)相比,電子信息工程專業(yè)的本科生欠缺有關晶體管原理和半導體工藝等方面的必要知識。在設置授課內容時,必然要考慮到這一點,總的原則應當是以學生能夠接受、但又不應該過于輕松接受為目標,而且要盡量避免與《EDA技術》等課程的知識重復。

根據我們的課程內容設置原則,將《專用集成電路設計》課的講授內容分為以下幾章:第一章:ASIC設計概述;第二章:CMOS邏輯;第三章:ASIC庫設計;第四章:ASIC的前端設計;第五章:ASIC的后端設計;第六章:可測性設計技術;第七章:SOC設計技術簡介。在各章的講授中,占用課時較多的分別是第二章、第三章和第五章。在講授時強調培養(yǎng)學生的系統(tǒng)設計能力,使學生對專用集成電路的設計、制造、測試等一整套流程有一般性、整體性的了解,建立專用集成電路的基本概念和方法,了解IC領域的最新發(fā)展趨勢,激發(fā)學生潛在的對集成電路前、后端設計的興趣。為了配合理論教學,提升教學效果,還設置了合適的實驗教學內容。

2 注重實驗教學效果,以培養(yǎng)動手實踐能力為目標

集成電路設計類課程除了理論教學以外,實驗教學尤為重要,因為這類課程對學生的訓練重點正是在于動手實驗,提前接觸到未來在進一步的研究和工作中可能會應用到的一些軟件工具、設計流程以及設計技巧等,這樣才能促進學生理論與實踐相結合,真正幫助學生掌握ASIC設計技術。因此本課程要更加注重實驗教學效果,著力培養(yǎng)學生的動手實踐能力,進而使學生能夠更加準確、具體和形象地掌握在課堂上學到的理論知識。根據這一原則,經過試用修訂,我們專門編印了《專用集成電路設計實驗指導書》,根據大綱的變化,使用工具版本的提高,目前已經編印了2007版和2009版的實驗指導書,共設計了五個實驗,具體是:實驗一:IC設計工具的使用;實驗二:單元電路的前端設計;實驗三:標準單元的版圖繪制與驗證;實驗四:四位加法器和減法器ASIC的設計;實驗五:計數器ASIC的設計。每個實驗3學時,其中實驗二、實驗四和實驗五為綜合性、設計性實驗。

選用一種合適的集成電路設計工具是順利進行實踐教學的關鍵。我們選用了美國Tanner Research公司開發(fā)的一種優(yōu)秀集成電路設計工具――Tanner Tools Pro,它雖然在功能上不如Cadence、Synopsys等大型工具強大,但它的最大優(yōu)點是成本低,可以在PC機上使用,而且圖形處理速度快,編輯功能強,便于學習,使用方便,特別適用于高校進行相關的教學和科研工作。Tanner Pro工具在美國和臺灣的很多大學中早已被廣泛應用,臺灣不少IC設計企業(yè)也在使用Tanner Pro工具。該工具較新版本為Tanner Tools Pro 13.0,主要包含了S-EDIT(原理圖編輯)、L-EDIT(版圖編輯)、T-SPICE(電路仿真)、W-EDIT(波形觀察)和LVS(版圖與原理圖比對)等幾個功能不同的子工具,滿足了集成電路設計從前端到后端、設計驗證的一系列過程的需要,完全可以適用于《專用集成電路設計》課程的實踐教學。通過我們在課程實驗、畢業(yè)設計等實踐教學環(huán)節(jié)的使用,發(fā)現(xiàn)學生對這個工具上手快、掌握熟,對于以后使用其他的IC設計工具也有一定的幫助,而且培養(yǎng)了他們將來涉足IC設計領域的興趣和信心。圖1是學生在實踐教學中得到的一個版圖設計結果。

3 適當講授最新技術進展,以讓學生跟上行業(yè)發(fā)展腳步為目標

我們都知道,集成電路設計技術、制造工藝等的發(fā)展速度飛快,遵循著集成電路最小特征尺寸以每三年減小70%的速度下降、集成度每年翻一番和價格每兩年下降一半的著名的摩爾定律,集成電路的設計和制造技術發(fā)展日新月異。因此,在《專用集成電路設計》的教學過程中,必須要根據教學大綱的要求,在系統(tǒng)講授已經設置好的教學內容的前提下,結合具體授課內容,適當講授最新技術進展,以期讓學生跟上集成電路設計行業(yè)發(fā)展的腳步,并不斷將這些新技術、新進展、新方法、新工具、新工藝融入到授課內容中,做到授課內容常講常新。其實這除了讓學生可以接受到最新的知識和了解到該領域最新進展之外,同時也是一個教學相長的過程,對于教師的教學和相關科研也是一種無形的促進,可以督促教師不斷地跟蹤與IC設計、制造相關的最新研究成果,并進行精心的組織,將這些成果有機融入到課程教學中,做到授課內容的不斷更新,而且這樣也才能夠避免一份講稿多年重復使用,保證教師在教學中的激情,增強教學效果。

在這里僅僅舉一個具體例子。在一次講授到集成電路工藝的內容時,作者為同學們講授了不斷發(fā)展的集成電路工藝水平,以及所遇到的工藝發(fā)展瓶頸對于摩爾定律的挑戰(zhàn),還具體講到了Intel公司新推出的0.45nm工藝的CPU,它采用了大大不同于以往的工藝方法,這次工藝變革可以稱得上是“拯救摩爾定律”的一大技術進展。本次課后,不少同學紛紛通過互聯(lián)網等來查閱這一最新工藝的具體情形,表現(xiàn)出了濃厚的學習興趣。

4 創(chuàng)新課程考查方式,以激發(fā)學生進一步的研究興趣為目標

一門課程的考查方式如何,對于這門課程能不能按照教師的預想,達到既定的最終教學目的,有著比較重要的作用。傳統(tǒng)的一張試卷去“考”出學生學習效果的方式雖然比較簡單省事,但卻過于單調,雖然從某種程度上能夠考查出學生對這門課程知識的掌握程度,但是對于激發(fā)學生在學完這門課程之后,對本學科、本領域進行進一步研究的興趣卻作用不大。由于自從接受學校教育以來經歷了無數次的考試,不少學生厭煩考試的情緒比較嚴重,恨不得考完后把教材、作業(yè)、筆記等都馬上丟棄,這是現(xiàn)實存在的、我們必須得承認的事實。從某種意義上說,通過考試來考查學生的學習,有時對最終教學目標的實現(xiàn)會起到一定的反作用。而且單純考試的方式也很難發(fā)現(xiàn)學生對于這門課、這個領域、這個行業(yè)的獨特想法和創(chuàng)新思路。

作者在《專用集成電路設計》教學過程中,結合課程的專業(yè)特點,積極探索并實踐了采用提交論文和現(xiàn)場答辯相結合的課程考查方式,即在課程講授到二分之一左右時,布置給學生論文題目,對于論文的范圍、參考文獻的篇數、論文的格式和字數等做出明確而具體的規(guī)范,要求學生在最后一次課之前提交自己的論文,做好答辯ppt,并利用專門的時間集中進行答辯,每位學生對自己準備的論文,進行5分鐘左右的講解,并接受教師和其他學生的提問。通過創(chuàng)新課程考查方式,提交論文和現(xiàn)場答辯相結合,讓學生在準備論文和答辯材料的過程中對專用集成電路設計的有關內容和工藝、方法等有了更加深刻的理解,并有了一個系統(tǒng)的知識梳理過程,現(xiàn)場答辯的方式也更能夠展現(xiàn)學生對于集成電路設計的一些獨特的思路和創(chuàng)新性的理解,學生在經歷這一過程時,也促使自己積極思考,主動研究,努力去探索和集成電路、微電子學有關的一些研究方法和最新進展,激發(fā)自己在完成本門課程的學習后、甚至是大學畢業(yè)后進行進一步研究的興趣和信心;另外還在這個過程中提升了學生的論文寫作能力、科學研究能力。

5 結束語

《專用集成電路設計》課(或者其他名稱的類似課程)在不少設有微電子學專業(yè)的重點大學中開設較為普遍,但在沒有微電子學專業(yè)的高校特別是非重點高校中開設并不多,對于該課程教學實踐中的一些具體的方法研究和探討需要更加深入。作者在教學實踐中,緊密圍繞本校、本專業(yè)的培養(yǎng)目標,以授課對象為主體,遵循課程的教學規(guī)律和科學研究規(guī)律,選擇合適的授課內容和教學方法,并且不斷地對此進行探索和研究,收到了初步的教學效果。當然,教學創(chuàng)新永無止境,教學方法的研究和探討不能止步,作為一名年輕教師,在今后的教學實踐中,作者將在加強學習以及與同行交流的前提下,進一步拓寬和創(chuàng)新教學思路,探索和完善教學模式,研究和更新教學內容,學習和探討教學技巧,敢于創(chuàng)新,善于創(chuàng)新,真正做到教好書,育好人。

參考文獻:

[1] Michael John Sebastian Smith.專用集成電路[M].虞惠華,等,譯.北京:電子工業(yè)出版社,2004.

[2] 路而紅.專用集成電路設計與電子設計自動化[M].北京:清華大學出版社,2004.

[3] 廖裕評,陸瑞強.集成電路設計與布局實戰(zhàn)指導[M].北京:科學出版社,2004.

集成電路設計范文第4篇

由于時鐘樹工作在高頻狀態(tài),隨著芯片規(guī)模增大,時鐘樹規(guī)模也迅速增大,通過集成clockgating電路降低時鐘樹功耗是目前時序數字電路系統(tǒng)設計時節(jié)省功耗最有效的處理方法。Clockgating的集成可以在RTL設計階段實現(xiàn),也可以在綜合階段用工具進行自動插入。由于利用綜合工具在RTL轉換成門級網表時自動插入clockgating的方法簡單高效,對RTL無需進行改動,是目前廣為采用的clockgating集成方法。

本文將詳細介紹clockgating的基本原理以及適用的各種clockgating策略,在實際設計中,應根據設計的特點來選擇合適的clockgating,從而實現(xiàn)面積和功耗的優(yōu)化。綜合工具在對design自動插入clockgating是需要滿足一定條件的:寄存器組(registerbank)使用相同的clock信號以及相同的同步使能信號,這里所說的同步使能信號包括同步set/reset或者同步loadenable等。圖1即為沒有應用clockgating技術的一組registerbank門級電路,這組registerbank有相同的CLK作為clock信號,EN作為同步使能信號,當EN為0時,register的輸出通過選擇器反饋給其輸入端保持數據有效,只有當EN為1時,register才會輸入新的DATAIN。可以看出,即使在EN為0時,registerbank的數據處于保持狀態(tài),但由于clk一直存在,clktree上的buffer以及register一直在耗電,同時選擇電路也會產生功耗。

綜合工具如果使用clockgating技術,那么對應的RTL綜合所得的門級網表電路將如圖2所示。圖中增加了由LATCH和AND所組成的clockgatingcell,LATCH的LD輸入端為registerbank的使能信號,LG端(即為LATCH的時鐘電平端)為CLK的反,LATCH的輸出ENL和CLK信號相與(ENCLK)作為registerbank的時鐘信號。如果使能信號EN為高電平,當CLK為低時,LATCH將輸出EN的高電平,并在CLK為高時,鎖定高電平輸出,得到ENCLK,顯然ENCLK的togglerate要低于CLK,registerbank只在ENCLK的上升沿進行新的數據輸出,在其他時候保持原先的DATAOUT。從電路結構進行對比,對于一組registerbank(n個registercell)而言只需增加一個clockgatingcell,可以減少n個二路選擇器,節(jié)省了面積和功耗。從時序分析而言,插入clockgatingcell之后的registerbankENCLK的togglerate明顯減少,同時LATCHcell的引入抑制了EN信號對registerbank的干擾,防止誤觸發(fā)。所以從面積/功耗/噪聲干擾方面而言,clockgating技術都具有明顯優(yōu)勢。

對于日益復雜的時序集成電路,可以根據design的結構特點,以前面所述的基本clockgating技術為基礎實現(xiàn)多種復雜有效的clockgating技術,包括模塊級別(modulelevel)clockgating,增強型(enhanced)clockgating以及多級型和層次型clockgating技術。模塊級別的clockgating技術是在design中搜尋具備clockgat-ing條件的各個模塊,當模塊有同步控制使能信號和共同CLK時,將這些模塊分別進行clockgating,而模塊內部的registerbank仍可以再進行獨立的clockgating,也就是說模塊級別clockgating技術是可以和基本的registerbankclockgating同時使用。如果reg-isterbank只有2bit的register,常規(guī)基本的clockgating技術是不適用的,增強型和多級型clockgating都是通過提取各組registerbank的共同使能信號,而每組registerbank有各自的使能信號來實現(xiàn)降低togglerate。而層次型clockgating技術是在不同模塊間搜尋具備可以clockgating的register,也即提取不同模塊之間的共同使能信號和相關的CLK。

集成電路設計范文第5篇

硅通孔技術（TSV）是三維集成電路設計關鍵技術之一，本文從其制備、應用于系統(tǒng)中的性能參數及其意義、具體設計主要思路三個方面，對TSV在三維集成電路設計中的基礎概況進行分析探討。

【關鍵詞】硅通孔技術 三維集成電路 設計原則

三維集成電路是指多層面構建集成電路，可進一步擴展布局空間，減少線路相互之間的干擾，解決信號擁堵問題，擴大頻寬，降低功耗，最終提高系統(tǒng)性能。3D封裝是三維集成電路關鍵技術，主要包括裸片堆疊封裝、疊層封裝與封裝內堆疊三種具體實現(xiàn)形式，各有優(yōu)劣。貫穿硅通孔技術（TSV）是一種系統(tǒng)級架構技術，可實現(xiàn)層級間裸片互聯(lián)，是目前最先進、應用最廣泛的互聯(lián)方式之一。本次研究就基于硅通孔技術的三維集成電路基本設計進行概述與分析。

1 TSV制備

TSV制備工藝據通孔制作工藝順序可分為先通孔與后通孔兩種，先通孔是指在制備IC時同時通孔，后者是指在制備IC后通孔。

前通孔主要特征包括：（1）工藝在CMOS或BEOL制備前應用；（2）在元件設計階段即介入應用；（3）需嚴格的CD控制；（4）通孔寬度為5-20μm；（5）深寬比AR3：1-10：1。而后通孔主要特征為：（1）工藝在BEOL或TSV鍵合（Bonding）制備后應用；（2）在設計階段后期介入；（3）CD控制較寬松；（4）通孔寬度20-50μm；（5）深寬比AR3：1-15：1。

通孔刻蝕技術是TSV技術的核心，強調通孔尺寸一致性，無殘渣，形成需達到一定速度，規(guī)格設計具有一定靈活性，目前僅有IBM及其部分代工廠掌握該核心技術。通孔刻蝕技術主要可分為博世工藝技術、激光刻蝕技術，兩者各有優(yōu)劣。博士工藝孔徑大小、數目、深度無特殊要求，但孔徑側面較粗糙，材料成本高，需要光刻。激光刻蝕僅適用于>10μm孔徑通孔，孔徑數目也受吞吐量影響，但通孔側壁表明光滑，耗材低，無需光刻。

通孔后，TSV需進行填充，涉及通孔絕緣、淀積與電鍍多個工藝步驟，使用材料包括硅烷、正硅酸丁酯等。填充時需要考慮填充絕緣、沉積溫度等多個方面因素，一個細節(jié)的疏忽都可能影響通孔性能，進而影響系統(tǒng)穩(wěn)定性與功效。目前，主要填充技術包括濺射沉積、均勻淀積，但考慮到成本因素，電鍍銅是目前應用最廣泛的硅通孔填充方式。

最后為實現(xiàn)晶體TSV互聯(lián)，需應用TSV鍵合技術，目前最常用的鍵合技術包括金屬-金屬鍵合、氧化物共熔鍵合與高分子黏結鍵合。三種鍵合技術各有優(yōu)劣，應用均十分廣泛，但均只適用于滿足電學特性的光滑鍵合表面，不能進行機械表面與電學特性表面鍵合，金屬-金屬鍵合有望打破這種限制。

2 反映TSV性能的參數及其意義

2.1 互聯(lián)延時

全局互聯(lián)普遍被認為是集成系統(tǒng)性能提升的設計瓶頸，全局互聯(lián)產生的連線延時決定系統(tǒng)時鐘頻率與速度傳輸限，創(chuàng)造一種更有效的互聯(lián)策略已成為當今電路設計中研究熱點。緩沖器插入式目前應用最廣泛的一種縮短全局互聯(lián)延時的設計，使用靈活，有助于減少硅通孔數目與集成密度，進而降低互聯(lián)延時效應，提高系統(tǒng)性能，降低誤差。

2.2 互聯(lián)功耗

互聯(lián)功耗與系統(tǒng)電路規(guī)模與集成密度有關，目前，互聯(lián)電容已取代門電路成為片上功耗與動態(tài)功耗主導因素，插入緩沖器后功耗與全局互聯(lián)規(guī)模有關。應用硅通孔三維互聯(lián)構架，可減少互聯(lián)需要，但卻需要更多的緩沖器，增加片上功耗，在設計PSV時，需充分考慮PSV功耗。

3 TSV三維集成具體設計主要思路

3.1 阻抗特性差異

三維集成雖然可緩解不同材料、工藝差異所產生的串擾噪聲，降低混合技術同化復雜度與電路模塊電磁干擾，最終降低成本，提高效效能，但與此同時，三維設計也增加了阻抗差異。阻抗差異后是源層互聯(lián)固有缺陷，應用TSV技術互聯(lián)則增加了阻抗差異，進一步放大了這種缺陷。因此將TSV應用三維集成系統(tǒng)構架中，需綜合考慮阻抗差異，盡力減少阻抗差異對互聯(lián)信號的影響，避免信號發(fā)生反射或失真。

3.2 熱管理與優(yōu)化

電路工作之中不可避免的發(fā)散熱量，熱效應已成為影響集成電路功效、元件可靠性的重要因素之一。三維集成技術增加了芯片物理層數，頂端物理層與散熱片距離顯著增加；三維集成技術縮短了物理尺寸，芯片功耗密度顯著增加，熱效應增加，芯片內溫度上升，可能造成元件性能下降，電遷移失敗，甚至可能造成物理損毀。應用TSV技術，可能影響整個芯片熱擴散效果、途徑，因此在設計TSV系統(tǒng)構架時，需對熱擴散進行預測，分析芯片內外溫度分布，并提出熱優(yōu)化技術與策略，降低消熱阻。目前常采用的熱優(yōu)化技術策略為減薄襯底厚度，降低散熱片等效熱阻，熱驅動優(yōu)化，布局優(yōu)化，熱通孔插入，等。

4 碳納米管TSV設計

碳納米管具有優(yōu)良的電熱傳輸特性，平均自由程較長，耐高溫，是一種較理想的互聯(lián)材料，具有較大的發(fā)展?jié)摿?。碳納米管電流承載密度極限遠高于銅，電子遷移穩(wěn)定，有助于克服承載不穩(wěn)定性TSV技術這一固有缺陷。碳納米管具有一維導體特性，熱特性較高，熱傳導率極高，可達到3000～8000W/m-K，將碳納米管應用于TSV集成可極大的提高系統(tǒng)散熱能力。

5 小結

硅通孔技術是三維集成電路制造核心技術之一，其技術水平直接影響系統(tǒng)性能、穩(wěn)定性。電路設計工作者，在應用TSV技術過程中，應盡量采用時下成熟的TSV制備技術，把握具體設計思路，從提升系統(tǒng)整體性能出發(fā)，提升設計水平。同時，應具有創(chuàng)新、探索精神，積極嘗試引入新材料、技術與理念，大膽嘗試，開闊設計思路，以探索更優(yōu)的設計方案。

參考文獻

[1]X.ChuanL.Hong，R.Suaya and pact AC modeling and performance analysis of through silicon vias in 3-D ICs.IEEE Trans.Electron Devices，2010，57（12）：3405-3417.

[2]童志義.3D IC集成與硅通孔（TSV）互聯(lián)[J].電子工業(yè)專用設備，2009（27）：26-29.

[3]王高峰，趙文生.三維集成電路中的關鍵技術問題綜述[J].杭州電子科技大學學報，2014，34（2）：1-5.

作者簡介

祝竹（1983-），女，安徽省宣城市人。2006年畢業(yè)于合肥學院，電子信息工程專業(yè)?，F(xiàn)為宣城職業(yè)技術學院電工與電子技術專業(yè)教師。研究方向為電工技術與汽車電子類。