前言：想要寫出一篇令人眼前一亮的文章嗎？我們特意為您整理了5篇集成電路原理與設(shè)計范文，相信會為您的寫作帶來幫助，發(fā)現(xiàn)更多的寫作思路和靈感。

集成電路原理與設(shè)計范文第1篇

關(guān)鍵詞：課程體系改革；教學(xué)內(nèi)容優(yōu)化；集成電路設(shè)計

中圖分類號：G642.0 文獻標志碼：A 文章編號：1674-9324（2015）34-0076-02

以集成電路為龍頭的信息技術(shù)產(chǎn)業(yè)是國家戰(zhàn)略性新興產(chǎn)業(yè)中的重要基礎(chǔ)性和先導(dǎo)性支柱產(chǎn)業(yè)。國家高度重視集成電路產(chǎn)業(yè)的發(fā)展，2000年，國務(wù)院頒發(fā)了《國務(wù)院關(guān)于印發(fā)鼓勵軟件產(chǎn)業(yè)和集成電路產(chǎn)業(yè)發(fā)展若干政策的通知》（18號文件），2011年1月28日，國務(wù)院了《國務(wù)院關(guān)于印發(fā)進一步鼓勵軟件產(chǎn)業(yè)和集成電路產(chǎn)業(yè)發(fā)展若干政策的通知》，2011年12月24日，工業(yè)和信息化部印發(fā)了《集成電路產(chǎn)業(yè)“十二五”發(fā)展規(guī)劃》，我國集成電路產(chǎn)業(yè)有了突飛猛進的發(fā)展。然而，我國的集成電路設(shè)計水平還遠遠落后于產(chǎn)業(yè)發(fā)展水平。2013年，全國進口產(chǎn)品金額最大的類別是集成電路芯片，超過石油進口。2014年3月5日，國務(wù)院總理在兩會上的政府工作報告中，首次提到集成電路（芯片）產(chǎn)業(yè)，明確指出，要設(shè)立新興產(chǎn)業(yè)創(chuàng)業(yè)創(chuàng)新平臺，在新一代移動通信、集成電路、大數(shù)據(jù)、先進制造、新能源、新材料等方面趕超先進，引領(lǐng)未來產(chǎn)業(yè)發(fā)展。2014年6月，國務(wù)院頒布《國家集成電路產(chǎn)業(yè)發(fā)展推進綱要》，加快推進我國集成電路產(chǎn)業(yè)發(fā)展，10月底1200億元的國家集成電路投資基金成立。集成電路設(shè)計人才是集成電路產(chǎn)業(yè)發(fā)展的重要保障。2010年，我國芯片設(shè)計人員達不到需求的10%，集成電路設(shè)計人才的培養(yǎng)已成為當前國內(nèi)高等院校的一個迫切任務(wù)[1]。為滿足市場對集成電路設(shè)計人才的需求，2001年，教育部開始批準設(shè)置“集成電路設(shè)計與集成系統(tǒng)”本科專業(yè)[2]。

我校2002年開設(shè)電子科學(xué)與技術(shù)本科專業(yè)，期間，由于專業(yè)調(diào)整，暫停招生。2012年，電子科學(xué)與技術(shù)專業(yè)恢復(fù)本科招生，主要專業(yè)方向為集成電路設(shè)計。為提高人才培養(yǎng)質(zhì)量，提出了集成電路設(shè)計專業(yè)創(chuàng)新型人才培養(yǎng)模式[3]。本文根據(jù)培養(yǎng)模式要求，從課程體系設(shè)置、課程內(nèi)容優(yōu)化兩個方面對集成電路設(shè)計方向的專業(yè)課程體系進行改革和優(yōu)化。

一、專業(yè)課程體系存在的主要問題

1.不太重視專業(yè)基礎(chǔ)課的教學(xué)?！皩I(yè)物理”、“固體物理”、“半導(dǎo)體物理”和“晶體管原理”是集成電路設(shè)計的專業(yè)基礎(chǔ)課，為后續(xù)更好地學(xué)習(xí)專業(yè)方向課提供理論基礎(chǔ)。如果基礎(chǔ)不打扎實，將導(dǎo)致學(xué)生在學(xué)習(xí)專業(yè)課程時存在較大困難，更甚者將導(dǎo)致其學(xué)業(yè)荒廢。例如，如果沒有很好掌握MOS晶體管的結(jié)構(gòu)、工作原理和工作特性，學(xué)生在后面學(xué)習(xí)CMOS模擬放大器和差分運放電路時將會是一頭霧水，不可能學(xué)得懂。但國內(nèi)某些高校將這些課程設(shè)置為選修課，開設(shè)較少課時量，學(xué)生不能全面、深入地學(xué)習(xí)；有些院校甚至不開設(shè)這些課程[4]。比如，我校電子科學(xué)與技術(shù)專業(yè)就沒有開設(shè)“晶體管原理”這門課程，而是將其內(nèi)容合并到“模擬集成電路原理與設(shè)計”這門課程中去。

2.課程開設(shè)順序不合理。專業(yè)基礎(chǔ)課、專業(yè)方向課和寬口徑專業(yè)課之間存在環(huán)環(huán)相扣的關(guān)系，前者是后者的基礎(chǔ)，后者是前者理論知識的具體應(yīng)用。并且，在各類專業(yè)課的內(nèi)部也存在這樣的關(guān)系。如果在前面的知識沒學(xué)好的基礎(chǔ)上，開設(shè)后面的課程，將直接導(dǎo)致學(xué)生學(xué)不懂，嚴重影響其學(xué)習(xí)積極性。例如：在某些高校的培養(yǎng)計劃中，沒有開設(shè)“半導(dǎo)體物理”，直接開設(shè)“晶體管原理”，造成了學(xué)生在學(xué)習(xí)“晶體管原理”課程時沒有“半導(dǎo)體物理”課程的基礎(chǔ)，很難進入狀態(tài)，學(xué)習(xí)興趣受到嚴重影響[5]。具體比如在學(xué)習(xí)MOS晶體管的工作狀態(tài)時，如果沒有半導(dǎo)體物理中的能帶理論，就根本沒辦法掌握閥值電壓的概念，以及閥值電壓與哪些因素有關(guān)。

3.課程內(nèi)容理論性太強，嚴重打擊學(xué)生積極性?！皩I(yè)物理”、“固體物理”、“半導(dǎo)體物理”和“晶體管原理”這些專業(yè)基礎(chǔ)課程本身理論性就很強，公式推導(dǎo)較多，并且要求學(xué)生具有較好的數(shù)學(xué)基礎(chǔ)。而我們有些教師在授課時，過分強調(diào)公式推導(dǎo)以及電路各性能參數(shù)的推導(dǎo)，而不是側(cè)重于對結(jié)構(gòu)原理、工作機制和工作特性的掌握，使得學(xué)生（尤其是數(shù)學(xué)基礎(chǔ)較差的學(xué)生）學(xué)習(xí)起來很吃力，學(xué)習(xí)的積極性受到極大打擊[6]。

二、專業(yè)課程體系改革的主要措施

1.“4+3+2”專業(yè)課程體系。形成“4+3+2”專業(yè)課程體系模式：“4”是專業(yè)基礎(chǔ)課“專業(yè)物理”、“半導(dǎo)體物理”、“固體物理”和“晶體管原理”；“3”是專業(yè)方向課“集成電路原理與設(shè)計”、“集成電路工藝”和“集成電路設(shè)計CAD”；“2”是寬口徑專業(yè)課“集成電路應(yīng)用”、“集成電路封裝與測試”，實行主講教師負責(zé)制。依照整體優(yōu)化和循序漸進的原則，根據(jù)學(xué)習(xí)每門專業(yè)課所需掌握的基礎(chǔ)知識，環(huán)環(huán)相扣，合理設(shè)置各專業(yè)課的開課先后順序，形成先專業(yè)基礎(chǔ)課，再專業(yè)方向課，然后寬口徑專業(yè)課程的開設(shè)模式。

我校物理與電子科學(xué)學(xué)院本科生實行信息科學(xué)大類培養(yǎng)模式，也就是三個本科專業(yè)大學(xué)一年級、二年級統(tǒng)一開設(shè)課程，主要開設(shè)高等數(shù)學(xué)、線性代數(shù)、力學(xué)、熱學(xué)、電磁學(xué)和光學(xué)等課程，重在增強學(xué)生的數(shù)學(xué)、物理等基礎(chǔ)知識，為各專業(yè)后續(xù)專業(yè)基礎(chǔ)課、專業(yè)方向課的學(xué)習(xí)打下很好的理論基礎(chǔ)。從大學(xué)三年級開始，分專業(yè)開設(shè)專業(yè)課程。為了均衡電子科學(xué)與技術(shù)專業(yè)學(xué)生各學(xué)期的學(xué)習(xí)負擔(dān)，大學(xué)三年級第一學(xué)期開設(shè)“理論物理導(dǎo)論”和“固體物理與半導(dǎo)體物理”兩門專業(yè)基礎(chǔ)課程。其中“固體物理與半導(dǎo)體物理”這門課程是將固體物理知識和半導(dǎo)體物理知識結(jié)合在一起，課時量為64學(xué)時，由2位教師承擔(dān)教學(xué)任務(wù)，其目的是既能讓學(xué)生掌握后續(xù)專業(yè)方向課學(xué)習(xí)所需要的基礎(chǔ)知識，又不過分增加學(xué)生的負擔(dān)。大學(xué)三年級第二學(xué)期開設(shè)“電子器件基礎(chǔ)”、“集成電路原理與設(shè)計”、“集成電路設(shè)計CAD”和“微電子工藝學(xué)”等專業(yè)課程。由于“電子器件基礎(chǔ)”是其他三門課程學(xué)習(xí)的基礎(chǔ)，為了保證學(xué)習(xí)的延續(xù)性，擬將“電子器件基礎(chǔ)”這門課程的開設(shè)時間定為學(xué)期的1～12周，而其他3門課程的開課時間從第6周開始，從而可以保證學(xué)生在學(xué)習(xí)專業(yè)方向課時具有高的學(xué)習(xí)效率和大的學(xué)習(xí)興趣。另外，“集成電路原理與設(shè)計”課程設(shè)置96學(xué)時，由2位教師承擔(dān)教學(xué)任務(wù)。并且，先講授“CMOS模擬集成電路原理與設(shè)計”的內(nèi)容，課時量為48學(xué)時，開設(shè)時間為6～17周；再講授“CMOS數(shù)字集成電路原理與設(shè)計”的內(nèi)容，課時量為48學(xué)時，開設(shè)時間為8～19周。大學(xué)四年級第一學(xué)期開設(shè)“集成電路應(yīng)用”和“集成電路封裝與測試技術(shù)”等寬口徑專業(yè)課程，并設(shè)置其為選修課，這樣設(shè)置的目的在于：對于有意向考研的同學(xué)，可以減少學(xué)習(xí)壓力，專心考研；同時，對于要找工作的同學(xué)，可以更多了解專業(yè)方面知識，為找到好工作提供有力保障。

2.優(yōu)化專業(yè)課程的教學(xué)內(nèi)容。由于我校物理與電子科學(xué)學(xué)院本科生采用信息科學(xué)大類培養(yǎng)模式，專業(yè)課程要在大學(xué)三年級才能開始開設(shè)，時間緊湊。為實現(xiàn)我校集成電路設(shè)計人才培養(yǎng)目標，培養(yǎng)緊跟集成電路發(fā)展前沿、具有較強實用性和創(chuàng)新性的集成電路設(shè)計人才，需要對集成電路設(shè)計方向?qū)I(yè)課程的教學(xué)內(nèi)容進行優(yōu)化。其學(xué)習(xí)重點應(yīng)該是掌握基礎(chǔ)的電路結(jié)構(gòu)、電路工作特性和電路分析基本方法等，而不是糾結(jié)于電路各性能參數(shù)的推導(dǎo)。

在“固體物理與半導(dǎo)體物理”和“晶體管原理”等專業(yè)基礎(chǔ)課程教學(xué)中，要盡量避免冗長的公式及煩瑣的推導(dǎo)，側(cè)重于對基本原理及特性的物理意義的學(xué)習(xí)，以免削弱學(xué)生的學(xué)習(xí)興趣。MOS器件是目前集成電路設(shè)計的基礎(chǔ)，因此，在“晶體管原理”中應(yīng)當詳細講授MOS器件的結(jié)構(gòu)、工作原理和特性，而雙極型器件可以稍微弱化些。

對于專業(yè)方向課程，教師不但要講授集成電路設(shè)計方面的知識，也要側(cè)重于集成電路設(shè)計工具的使用，以及基本的集成電路版圖知識、集成電路工藝流程，尤其是CMOS工藝等相關(guān)內(nèi)容的教學(xué)。實驗實踐教學(xué)是培養(yǎng)學(xué)生的知識應(yīng)用能力、實際動手能力、創(chuàng)新能力和社會適應(yīng)能力的重要環(huán)節(jié)。因此，在專業(yè)方向課程中要增加實驗教學(xué)的課時量。例如，在“CMOS模擬集成電路原理與設(shè)計”課程中，總課時量為48學(xué)時不變，理論課由原來的38學(xué)時減少至36學(xué)時，實驗教學(xué)由原來的10學(xué)時增加至12個學(xué)時。36學(xué)時的理論課包含了單級運算放大器、差分運算放大器、無源/有源電流鏡、基準電壓源電路、開關(guān)電路等多種電路結(jié)構(gòu)。12個學(xué)時的實驗教學(xué)中2學(xué)時作為EDA工具學(xué)習(xí)，留給學(xué)生10個學(xué)時獨自進行電路設(shè)計。從而保證學(xué)生更好地理解理論課所學(xué)知識，融會貫通，有效地促進教學(xué)效果，激發(fā)學(xué)生的學(xué)習(xí)興趣。

三、結(jié)論

集成電路產(chǎn)業(yè)是我國國民經(jīng)濟發(fā)展與社會信息化的重要基礎(chǔ)，而集成電路設(shè)計人才是集成電路產(chǎn)業(yè)發(fā)展的關(guān)鍵。本文根據(jù)調(diào)研結(jié)果，分析目前集成電路設(shè)計本科專業(yè)課程體系存在的主要問題，結(jié)合我校實際情況，對我校電子科學(xué)與技術(shù)專業(yè)集成電路設(shè)計方向的專業(yè)課程體系進行改革，提出“4+3+2”專業(yè)課程體系，并對專業(yè)課程講授內(nèi)容進行優(yōu)化。從而滿足我校集成電路設(shè)計專業(yè)創(chuàng)新型人才培養(yǎng)模式的要求，為培養(yǎng)實用創(chuàng)新型集成電路設(shè)計人才提供有力保障。

參考文獻：

[1]段智勇，弓巧俠，羅榮輝，等.集成電路設(shè)計人才培養(yǎng)課程體系改革[J].電氣電子教學(xué)學(xué)報，2010，（5）.

[2]方卓紅，曲英杰.關(guān)于集成電路設(shè)計與集成系統(tǒng)本科專業(yè)課程體系的研究[J].科技信息，2007，（27）.

[3]謝海情，唐立軍，文勇軍.集成電路設(shè)計專業(yè)創(chuàng)新型人才培養(yǎng)模式探索[J].電力教育，2013，（28）.

[4]劉勝輝，崔林海，黃海.集成電路設(shè)計與集成系統(tǒng)專業(yè)課程體系研究與實踐[J].教育與教學(xué)研究，2008，（22）.

集成電路原理與設(shè)計范文第2篇

文章編號：1671-489X（2014）18-0094-03

集成電路測試是集成電路產(chǎn)業(yè)不可或缺的一個重要環(huán)節(jié)，其貫穿了集成電路設(shè)計、生產(chǎn)與應(yīng)用的整個過程。集成電路測試技術(shù)的發(fā)展相對滯后于其他環(huán)節(jié)，這在一定程度上制約了集成電路產(chǎn)業(yè)的發(fā)展。集成電路測試產(chǎn)業(yè)不但對測試設(shè)備依賴嚴重，對測試技術(shù)人員的理論基礎(chǔ)和實踐能力也有著較高要求。為應(yīng)對上述挑戰(zhàn)，加強電子類學(xué)生的就業(yè)競爭力，就要求學(xué)生在掌握集成電路工藝、設(shè)計基礎(chǔ)知識的同時，還需具備集成電路測試與可測性設(shè)計的相關(guān)知識[1-2]。

目前，國內(nèi)本科階段開設(shè)集成電路測試與可測性設(shè)計課程的高校較少，學(xué)過的學(xué)生也多數(shù)反映比較抽象，不知如何學(xué)以致用。究其原因，主要是教學(xué)環(huán)節(jié)存在諸多問題[3]。為了提高該課程教學(xué)質(zhì)量，本文對該課程教學(xué)內(nèi)容、方法進行了初步的探索研究，以期激發(fā)學(xué)生的學(xué)習(xí)主動性，加深對該課程的理解和掌握。

1 理論教學(xué)結(jié)合實際應(yīng)用

在理論教學(xué)中結(jié)合實際應(yīng)用，有助于學(xué)生明確學(xué)習(xí)目的，提升學(xué)習(xí)興趣。因此，講授測試重要性時可以結(jié)合生活中的應(yīng)用實例來展開。如目前汽車中的ABS電路如果不通過測試，將會造成人員和汽車的損傷；遠程導(dǎo)彈中的制導(dǎo)電路不通過測試，將無法精確命中目標；制造業(yè)中的數(shù)控機床控制電路，交通信號燈的轉(zhuǎn)向時間顯示電路，家電產(chǎn)品中的MP3、MP4解碼電路等，均需進行測試等。通過這些介紹，可以使學(xué)生了解測試的重要性，從而能更加主動地去掌握所學(xué)知識。

2 合理安排教學(xué)內(nèi)容

針對集成電路測試與可測性設(shè)計的重要性，電子類專業(yè)在本科生三年級時開設(shè)集成電路測試與可測性設(shè)計課程。該課程的教材采用以中文教材《VLSI測試方法學(xué)和可測性設(shè)計》（雷紹允著）為主、以英文原版教材《數(shù)字系統(tǒng)測試與可測性設(shè)計》（Miron Abramovici著）為輔的形式，結(jié)合國外高校的授課內(nèi)容和可測性設(shè)計在工業(yè)界的應(yīng)用，對課程內(nèi)容進行設(shè)計。課程定為48學(xué)時，課程內(nèi)容大致分為集成電路測試、可測性設(shè)計和上機實驗三個部分。

集成電路測試 這部分內(nèi)容安排20個學(xué)時，主要講解集成電路的常用測試設(shè)備、測試方法、集成電路的失效種類、常用的故障模型以及故障檢測的方法。組合邏輯電路測試著重講解測試圖形生成方法，主流EDA軟件核心算法，包括布爾差分法、D算法、PODEM以及FAN算法等。時序電路測試講解時序電路的測試模型和方法，介紹時序電路的初始化、功能測試以及測試向量推導(dǎo)方法。

集成電路可測性設(shè)計 這部分內(nèi)容安排16個學(xué)時，主要講解集成電路專用可測性設(shè)計方法如電路分塊、插入測試點、偽窮舉、偽隨機等一些較為成熟的可測性設(shè)計方法。同時講解工業(yè)界較為流行的可測性設(shè)計結(jié)構(gòu)。

上機實驗 這部分內(nèi)容安排12學(xué)時。目前主流測試與可測性設(shè)計EDA軟件Synopsys屬于商業(yè)軟件，收費較高，難以在高校普及使用。為此，本課程選取開源軟件ATALANTA和FSIM并基于ISCAS85標準電路，進行故障測試圖形生成實驗。此外，通過在實驗手冊中編排基于Quartus軟件的電路可測性結(jié)構(gòu)設(shè)計等內(nèi)容，將實驗和理論講解有機結(jié)合。

3 培養(yǎng)學(xué)生舉一反三的能力

創(chuàng)設(shè)問題情境，啟發(fā)學(xué)生自主利用已學(xué)知識，積極思考、探索。如在講授組合邏輯故障測試向量生成時，以較為簡單的組合邏輯為例，對圖1提出以下問題[4]。

1）為了能夠反映在電路內(nèi)部節(jié)點所存在的故障，必須對故障節(jié)點設(shè)置正常邏輯值的非量，這個步驟稱為故障激活。對應(yīng)于圖1，如何激活故障G s-a-1？

2）為了能夠?qū)⒐收闲?yīng)G傳播到輸出I，則沿著故障傳播路徑的所有門必須被選通，也就是敏化傳播路徑上的門。對應(yīng)圖1，如何傳播故障G s-a-1？

3）根據(jù)激活和敏化故障的要求，如何設(shè)置對應(yīng)的原始輸入端的信號值？

通過提問思考和共同探討，問題得以解決，學(xué)生印象深刻，對后續(xù)理解各種測試向量生成算法奠定基礎(chǔ)。

4 實例講解

集成電路測試與可測性設(shè)計是一門理論化較強的課程，學(xué)生在學(xué)習(xí)過程中可能會產(chǎn)生“學(xué)以何用”的疑問。為消除這些疑問，加強學(xué)生學(xué)習(xí)興趣，明確學(xué)習(xí)目的，需要授課教師在課程講解過程中穿插一些測試實例。為此，本課程以科研項目中所涉及的部分測試實例為樣本，結(jié)合學(xué)生的掌握和接受能力加以簡化，作為課堂講解實例。

下面以某個整機系統(tǒng)中所涉及的一款數(shù)字編碼器為例，進行功能和引腳規(guī)模的簡化，最終形成圖2所示的簡化編碼器原理圖。針對該原理圖和具體工作原理，講解該編碼器的基本測試方法和過程。

圖2所示編碼器有四個地址輸入引腳（A0～A3），一個電源引腳VDD（5 V），一個時鐘輸入引腳CLK，一個輸出引腳DOUT和一個接地引腳GND。在地址端（A0～A3）輸入一組編碼，經(jīng)過編碼器編碼，在DOUT端串行輸出。編碼的規(guī)律如圖3所示，編碼輸出順序（先左后右）：A0編碼A1編碼A2編碼A3編碼同步位。

該測試實例主要圍繞功能測試來進行具體講解。功能測試通過真值表（測試圖形）來驗證編碼器功能是否正確。編碼器輸入引腳可接三種狀態(tài)：高電平（1）、低電平（0）和懸空（f）。本實例只列舉三組真值表來對該編碼器進行測試，即輸入引腳分別為1010、0101、ffff。真值表中的每一行代表一個時鐘周期（T）。H（高電平）和L（低電平）代表編碼器正確編碼時DOUT引腳的輸出電平。針對1010的輸入，參照圖3編碼規(guī)律和表1編碼順序，DOUT輸出按A0 A1 A2 A3（1010）順序?qū)崿F(xiàn)編碼，具體真值表如圖4所示。

圖4中Repeat n（n為自然數(shù)）代表重復(fù)驗證該行n個時鐘。該測試圖形通過測試系統(tǒng)的開發(fā)環(huán)境編譯器編譯成測試機控制碼，發(fā)送給測試系統(tǒng)控制器。測試系統(tǒng)發(fā)出被測電路所需的各種輸入信號并捕獲被測電路的輸出引腳DOUT信號。當實際測試采樣DOUT引腳所得信號與測試圖形中的期望輸出完全相符時，表示被測電路功能正確，測試通過。反之，則提示有錯，編碼器功能失效。同樣，當輸入分別為0101和ffff時，測試圖形如圖5、圖6所示。

實際數(shù)字集成電路測試的過程遠比上述過程復(fù)雜，本例中所講解的功能測試是一種不完全測試，測試的故障覆蓋率和測試效果有待商榷。然而，無論多復(fù)雜的功能測試，其主要測試原理基本類似。通過這樣的測試實例講解，能夠讓學(xué)生了解測試圖形的功能，熟悉數(shù)字電路測試的大體過程和基本原理，加深對理論知識的理解。

5 重視與相關(guān)學(xué)科的交叉銜接

作為電子類的專業(yè)課，本課程橫跨計算機軟件技術(shù)、電路設(shè)計技術(shù)、數(shù)學(xué)、物理等多個領(lǐng)域。有鑒于此，在教學(xué)中應(yīng)盡可能地體現(xiàn)集成電路測試與可測性設(shè)計與其他課程的關(guān)系，在教學(xué)中為后續(xù)課程打下基礎(chǔ)。

集成電路原理與設(shè)計范文第3篇

關(guān)鍵詞：IP技術(shù) 模擬集成電路 流程

中圖分類號：TP3 文獻標識碼：A 文章編號：1674-098X（2013）03（b）-00-02

1 模擬集成電路設(shè)計的意義

當前以信息技術(shù)為代表的高新技術(shù)突飛猛進。以信息產(chǎn)業(yè)發(fā)展水平為主要特征的綜合國力競爭日趨激烈，集成電路（IC，Integrated circuit）作為當今信息時代的核心技術(shù)產(chǎn)品，其在國民經(jīng)濟建設(shè)、國防建設(shè)以及人類日常生活的重要性已經(jīng)不言

而喻。

集成電路技術(shù)的發(fā)展經(jīng)歷了若干發(fā)展階段。20世紀50年代末發(fā)展起來的屬小規(guī)模集成電路（SSI），集成度僅100個元件；60年展的是中規(guī)模集成電路（MSI），集成度為1000個元件；70年代又發(fā)展了大規(guī)模集成電路，集成度大于1000個元件；70年代末進一步發(fā)展了超大規(guī)模集成電路（LSI），集成度在105個元件；80年代更進一步發(fā)展了特大規(guī)模集成電路，集成度比VLSI又提高了一個數(shù)量級，達到106個元件以上。這些飛躍主要集中在數(shù)字領(lǐng)域。

（1）自然界信號的處理：自然界的產(chǎn)生的信號，至少在宏觀上是模擬量。高品質(zhì)麥克風(fēng)接收樂隊聲音時輸出電壓幅值從幾微伏變化到幾百微伏。視頻照相機中的光電池的電流低達每毫秒幾個電子。地震儀傳感器產(chǎn)生的輸出電壓的范圍從地球微小振動時的幾微伏到強烈地震時的幾百毫伏。由于所有這些信號都必須在數(shù)字領(lǐng)域進行多方面的處理，所以我們看到，每個這樣的系統(tǒng)都要包含一個模一數(shù)轉(zhuǎn)換器（AD，C）。

（2）數(shù)字通信：由于不同系統(tǒng)產(chǎn)生的二進制數(shù)據(jù)往往要傳輸很長的距離。一個高速的二進制數(shù)據(jù)流在通過一個很長的電纜后，信號會衰減和失真，為了改善通信質(zhì)量，系統(tǒng)可以輸入多電平信號，而不是二進制信號。現(xiàn)代通信系統(tǒng)中廣泛采用多電平信號，這樣，在發(fā)射器中需要數(shù)一模轉(zhuǎn)換器（DAC）把組合的二進制數(shù)據(jù)轉(zhuǎn)換為多電平信號，而在接收器中需要使用模一數(shù)轉(zhuǎn)換器（ADC）以確定所傳輸?shù)碾娖健?/p>

（3）磁盤驅(qū)動電子學(xué)計算機硬盤中的數(shù)據(jù)采用磁性原理以二進制形式存儲。然而，當數(shù)據(jù)被磁頭讀取并轉(zhuǎn)換為電信號時，為了進一步的處理，信號需要被放大、濾波和數(shù)字化。

（4）無線接收器：射頻接收器的天線接收到的信號，其幅度只有幾微伏，而中心頻率達到幾GHz。此外，信號伴隨很大的干擾，因此接收器在放大低電平信號時必須具有極小噪聲、工作在高頻并能抑制大的有害分量。這些都對模擬設(shè)計有很大的挑戰(zhàn)性。

（5）傳感器：機械的、電的和光學(xué)的傳感器在我們的生活中起著重要的作用。例如，視頻照相機裝有一個光敏二極管陣列，以將像點轉(zhuǎn)換為電流；超聲系統(tǒng)使用聲音傳感器產(chǎn)生一個與超聲波形幅度成一定比例的電壓。放大、濾波和A/D轉(zhuǎn)換在這些應(yīng)用中都是基本的功能。

（6）微處理器和存儲器：大量模擬電路設(shè)計專家參與了現(xiàn)代的微處理器和存儲器的設(shè)計。許多涉及到大規(guī)模芯片內(nèi)部或不同芯片之間的數(shù)據(jù)和時鐘的分布和時序的問題要求將高速信號作為模擬波形處理。而且芯片上信號間和電源間互連中的非理想性以及封裝寄生參數(shù)要求對模擬電路設(shè)計有一個完整的理解。半導(dǎo)體存儲器廣泛使用的高速/讀出放大器0也不可避免地要涉及到許多模擬技術(shù)。因此人們經(jīng)常說高速數(shù)字電路設(shè)計實際上是模擬電路的

設(shè)計。

2 模擬集成電路設(shè)計流程概念

在集成電路工藝發(fā)展和市場需求的推動下，系統(tǒng)芯片SOC和IP技術(shù)越來越成為IC業(yè)界廣泛關(guān)注的焦點。隨著集成技術(shù)的不斷發(fā)展和集成度的迅速提高，集成電路芯片的設(shè)計工作越來越復(fù)雜，因而急需在設(shè)計方法和設(shè)計工具這兩方面有一個大的變革，這就是人們經(jīng)常談?wù)摰脑O(shè)計革命。各種計算機輔助工具及設(shè)計方法學(xué)的誕生正是為了適應(yīng)這樣的要求。

一方面，面市時間的壓力和新的工藝技術(shù)的發(fā)展允許更高的集成度，使得設(shè)計向更高的抽象層次發(fā)展，只有這樣才能解決設(shè)計復(fù)雜度越來越高的問題。數(shù)字集成電路的發(fā)展證明了這一點：它很快的從基于單元的設(shè)計發(fā)展到基于模塊、IP和IP復(fù)用的

設(shè)計。

另一方面，工藝尺寸的縮短使得設(shè)計向相反的方向發(fā)展：由于物理效應(yīng)對電路的影響越來越大，這就要求在設(shè)計中考慮更低層次的細節(jié)問題。器件數(shù)目的增多、信號完整性、電子遷移和功耗分析等問題的出現(xiàn)使得設(shè)計日益復(fù)雜。

3 模擬集成電路設(shè)計流程

3.1 模擬集成電路設(shè)計系統(tǒng)環(huán)境

集成電路的設(shè)計由于必須通過計算機輔助完成整個過程，所以對軟件和硬件配置都有較高的要求。

（1）模擬集成電路設(shè)計EDA工具種類及其舉例

設(shè)計資料庫―Cadence Design Framework11

電路編輯軟件―Text editor/Schematic editor

電路模擬軟件―Spectre，HSPICE，Nanosim

版圖編輯軟件―Cadence virtuoso，Laker

物理驗證軟件―Diva，Dracula，Calibre，Hercules

（2）系統(tǒng)環(huán)境

工作站環(huán)境；Unix-Based作業(yè)系統(tǒng)；由于EDA軟件的運行和數(shù)據(jù)的保存需要穩(wěn)定的計算機環(huán)境，所以集成電路的設(shè)計通常采用Unix-Based的作業(yè)系統(tǒng)，如圖1所示的工作站系統(tǒng)?，F(xiàn)在的集成電路設(shè)計都是團隊協(xié)作完成的，甚至工程師們在不同的地點進行遠程協(xié)作設(shè)計。EDA軟件、工作站系統(tǒng)的資源合理配置和數(shù)據(jù)庫的有效管理將是集成電路設(shè)計得以完成的重要保障。

3.2 模擬集成電路設(shè)計流程概述

根據(jù)處理信號類型的不同，集成電路一般可以分為數(shù)字電路、模擬電路和數(shù)?；旌霞呻娐?，它們的設(shè)計方法和設(shè)計流程是不同的，在這部分和以后的章節(jié)中我們將著重講述模擬集成電路的設(shè)計方法和流程。模擬集成電路設(shè)計是一種創(chuàng)造性的過程，它通過電路來實現(xiàn)設(shè)計目標，與電路分析剛好相反。電路的分析是一個由電路作為起點去發(fā)現(xiàn)其特性的過程。電路的綜合或者設(shè)計則是從一套期望的性能參數(shù)開始去尋找一個令人滿意的電路，對于一個設(shè)計問題，解決方案可能不是唯一的，這樣就給予了設(shè)計者去創(chuàng)造的機會。

模擬集成電路設(shè)計包括若干個階段，設(shè)計模擬集成電路一般的過程。

（l）系統(tǒng)規(guī)格定義；（2）電路設(shè)計；（3）電路模擬；（4）版圖實現(xiàn)；（5）物理驗證；（6）參數(shù)提取后仿真；（7）可靠性分析；（8）芯片制造；（9）測試。

除了制造階段外，設(shè)計師應(yīng)對其余各階段負責(zé)。設(shè)計流程從一個設(shè)計構(gòu)思開始，明確設(shè)計要求和進行綜合設(shè)計。為了確認設(shè)計的正確性，設(shè)計師要應(yīng)用模擬方法評估電路的性能。

這時可能要根據(jù)模擬結(jié)果對電路作進一步改進，反復(fù)進行綜合和模擬。一旦電路性能的模擬結(jié)果能滿足設(shè)計要求就進行另一個主要設(shè)計工作―電路的幾何描述（版圖設(shè)計）。版圖完成并經(jīng)過物理驗證后需要將布局、布線形成的寄生效應(yīng)考慮進去再次進行計算機模擬。如果模擬結(jié)果也滿足設(shè)計要求就可以進行制造了。

3.3 模擬集成電路設(shè)計流程分述

（1）系統(tǒng)規(guī)格定義

這個階段系統(tǒng)工程師把整個系統(tǒng)和其子系統(tǒng)看成是一個個只有輸入輸出關(guān)系的/黑盒子，不僅要對其中每一個進行功能定義，而且還要提出時序、功耗、面積、信噪比等性能參數(shù)的范圍要求。

（2）電路設(shè)計

根據(jù)設(shè)計要求，首先要選擇合適的工藝制程；然后合理的構(gòu)架系統(tǒng)，例如并行的還是串行的，差分的還是單端的；依照架構(gòu)來決定元件的組合，例如，電流鏡類型還是補償類型；根據(jù)交、直流參數(shù)決定晶體管工作偏置點和晶體管大??；依環(huán)境估計負載形態(tài)和負載值。由于模擬集成電路的復(fù)雜性和變化的多樣性，目前還沒有EDA廠商能夠提供完全解決模擬集成電路設(shè)計自動化的工具，此環(huán)節(jié)基本上通過手工計算來完成的。

（3）電路模擬

設(shè)計工程師必須確認設(shè)計是正確的，為此要基于晶體管模型，借助EDA工具進行電路性能的評估，分析。在這個階段要依據(jù)電路仿真結(jié)果來修改晶體管參數(shù)；依制程參數(shù)的變異來確定電路工作的區(qū)間和限制；驗證環(huán)境因素的變化對電路性能的影響；最后還要通過仿真結(jié)果指導(dǎo)下一步的版圖實現(xiàn)，例如，版圖對稱性要求，電源線的寬度。

（4）版圖實現(xiàn)

電路的設(shè)計及模擬決定電路的組成及相關(guān)參數(shù)，但并不能直接送往晶圓代工廠進行制作。設(shè)計工程師需提供集成電路的物理幾何描述稱為版圖。這個環(huán)節(jié)就是要把設(shè)計的電路轉(zhuǎn)換為圖形描述格式。模擬集成電路通常是以全定制方法進行手工的版圖設(shè)計。在設(shè)計過程中需要考慮設(shè)計規(guī)則、匹配性、噪聲、串擾、寄生效應(yīng)、防門鎖等對電路性能和可制造性的影響。雖然現(xiàn)在出現(xiàn)了許多高級的全定制輔助設(shè)計方法，仍然無法保證手工設(shè)計對版圖布局和各種效應(yīng)的考慮全面性。

（5）物理驗證

版圖的設(shè)計是否滿足晶圓代工廠的制造可靠性需求？從電路轉(zhuǎn)換到版圖是否引入了新的錯誤？物理驗證階段將通過設(shè)計規(guī)則檢查（DRC，Design Rule Cheek）和版圖網(wǎng)表與電路原理圖的比對（VLS，Layout Versus schematic）解決上述的兩類驗證問題。幾何規(guī)則檢查用于保證版圖在工藝上的可實現(xiàn)性。它以給定的設(shè)計規(guī)則為標準，對最小線寬、最小圖形間距、孔尺寸、柵和源漏區(qū)的最小交疊面積等工藝限制進行檢查。版圖網(wǎng)表與電路原理圖的比對用來保證版圖的設(shè)計與其電路設(shè)計的匹配。VLS工具從版圖中提取包含電氣連接屬性和尺寸大小的電路網(wǎng)表，然后與原理圖得到的網(wǎng)表進行比較，檢查兩者是否一致。

參考文獻

集成電路原理與設(shè)計范文第4篇

關(guān)鍵詞：555集成電路；典型振蕩電路；分析；改進

1.555集成電路的特點

555集成電路的一個顯著特點就是能夠?qū)⒛M功能和邏輯功能有效地結(jié)合在一起，從而形成一個集成化的電路。555集成電路是數(shù)字電路與模擬電路的有機結(jié)合，具有延緩時間、發(fā)出脈沖信號等功能。555電路具有線路簡潔明了、功能完善、靈活性強、使用方便等多項優(yōu)點，因此，555集成電路常被用于典型的多諧振蕩電路中，以代替?zhèn)鹘y(tǒng)的連接式控制組件構(gòu)成脈沖振蕩電路。

除此之外，555集成電路還具有工作效率高、穩(wěn)定性強、精度高等優(yōu)點。由于555集成電路采用的電壓范圍為2～28伏，因此能夠與其他數(shù)字電路進行有效的連接。555集成電路還有一定的輸出功率，能夠用于對微電機、指示燈、揚聲器等多種電路的調(diào)節(jié)。

2.555集成電路的類型與選擇

555集成電路主要有兩種類型，分別是雙核型、互補金屬氧化物半導(dǎo)體型。其中，雙核型電路的性能更強，因此使用頻率較高。

555集成電路構(gòu)成的基本電路通常有單穩(wěn)態(tài)觸發(fā)電路、雙穩(wěn)態(tài)觸發(fā)電路、無穩(wěn)態(tài)工作電路。無穩(wěn)態(tài)電路的輸出狀態(tài)是在高低之間持續(xù)轉(zhuǎn)換的，從而形成了一個矩形的脈沖圖像。因此，從本質(zhì)上來看，這是一種脈沖振蕩器，因為它能輸出矩形脈沖。從電路原理上來看，這個脈沖可以看作正弦波和一系列頻率相同但幅度不相同的正弦波疊加而成的，它是不需要外部的脈沖來引發(fā)振蕩而自動啟動的，因此，它又稱為自激振蕩器。

3.用于實現(xiàn)理想方波振蕩的改進電路

筆者在研究555集成電路構(gòu)成的典型脈沖振蕩電路時發(fā)現(xiàn)，當電路形成特定的方波時，對電路的其他要素要求較高，要想實現(xiàn)理想方波是有的難度的?？赏ㄟ^對電路的簡單改進，使得電路的方波變得更加理想。

（1）間接反饋型無穩(wěn)態(tài)電路。根據(jù)555集成電路的特點可以得出，其開放開關(guān)的電壓與輸出端的電壓具有相同的大小和功能，因此，當內(nèi)部的放電開關(guān)斷開時，電路處于開路的狀態(tài)，電路中產(chǎn)生一個高電平。當輸出端的電壓等于零，內(nèi)部開關(guān)閉合時，接地端接地，電路中產(chǎn)生低電平。從上述原理中可以看出，用放電端的電壓代替輸出端的電壓是完全可行的。但存在的一個問題是，電路中的能源可能會出現(xiàn)不足，這時就需要在電路中增加一個充點電阻，使原先的電路成為擁有兩個反饋電阻的電路。通過上述改進，負載電流和充電電路就能完全獨立，也就是說，電路的充放電電路不會再受到負載電流的影響。

此外，從電路性能的角度來看，雙極性的555集成電路放電管比一般的電路要大，采用改進后的電路能夠有效地提高電容的充放電性能，電路的運行也會更加穩(wěn)定安全。因此，間接反饋式電路用于改進典型的555集成振蕩電路是切實可行的。

（2）壓控振蕩器的構(gòu)成。構(gòu)成壓控振蕩器也是555集成電路的一種常見優(yōu)化方法。壓控振蕩器的構(gòu)成是通過在電路中接入電位器來改變電路中的振蕩頻率。當電位器的中心電壓改變時，電容器的充電時間會發(fā)生較大改變，通常變化幅度在20倍左右，而電容器的放電時間變化幅度卻很小，幾乎可以說是沒有變化。將兩者的變化繪制成圖像，可以看到兩個時間點之間有一個交點，這一交點就是D50%。

為了進一步提高電路振蕩頻率的穩(wěn)定性，可以使用晶體材料。此外，可變電容的使用也可以對電路的振蕩頻率進行精確的調(diào)整。用晶體對振蕩頻率進行控制，振蕩頻率就與晶體的頻率一致，也就是諧波的頻率。通過這一優(yōu)化處理，電路的振蕩頻率穩(wěn)定性得到了極大提高，實驗的數(shù)據(jù)表明，振蕩頻率的穩(wěn)定性大致可以提高30～40個百分比。

4.結(jié)語

555集成電路構(gòu)成的典型振蕩電路在通過完善和優(yōu)化后，其性能得到了進一步的提高。隨著集成電路技術(shù)的進一步發(fā)展以及相關(guān)制造工藝的完善，由555集成電路構(gòu)成的典型振蕩電路必將會得到更加廣泛的應(yīng)用，其功能也將得到進一步的完善。

參考文獻：

集成電路原理與設(shè)計范文第5篇

為滿足集成電路方面教學(xué)和科研的需要，同濟大學(xué)電子科學(xué)與技術(shù)系以985三期實驗室建設(shè)、教育部修購計劃兩項經(jīng)費所購置的設(shè)備為主體，充分整合利用本系目前已有的設(shè)備，完成了一個覆蓋完整的集成電路設(shè)計平臺的構(gòu)建。依托同濟大學(xué)第8期實驗教改項目的支持，電子科學(xué)與技術(shù)系在平臺的應(yīng)用方面進行了有益的探索：針對本科生實驗教學(xué)完成了集成電路設(shè)計系列實驗課程開設(shè)；在集成電路相關(guān)科研項目中進行了實際應(yīng)用，為科研工作提供了良好的支撐。

【關(guān)鍵詞】

集成電路；設(shè)計平臺；實驗教學(xué)；科研

進入21世紀之后，集成電路在我國相關(guān)產(chǎn)業(yè)及教育領(lǐng)域的重要性日益凸顯。2000年6月，國務(wù)院了綱領(lǐng)性文件《鼓勵軟件產(chǎn)業(yè)和集成電路產(chǎn)業(yè)發(fā)展的若干政策》（國發(fā)2000〔18號〕）[1]，明確了集成電路作為國家戰(zhàn)略性新興產(chǎn)業(yè)的地位。在其后的國家中長期科技發(fā)展規(guī)劃等文件中，均將集成電路列為重要的發(fā)展方向，自此我國集成電路產(chǎn)業(yè)進入了蓬勃發(fā)展的時期。產(chǎn)業(yè)的快速發(fā)展必然需要科技和教育的配合?；诖嗽?，國務(wù)院科教領(lǐng)導(dǎo)小組批準實施國家科技重大專項—集成電路與軟件重大專項，其后教育部、科技部決定在國內(nèi)有相對優(yōu)勢的高等院校建立國家集成電路人才培養(yǎng)基地，分別于2003年、2004年及2009年分3批批準和支持20所高校進行人才培養(yǎng)基地的建設(shè)工作。筆者所在的同濟大學(xué)為第2批建設(shè)的6所高校之一。

同濟大學(xué)電子科學(xué)與技術(shù)系成立于2002年，歷史較短，在集成電路方面的基礎(chǔ)較為薄弱。但自成立之初便將集成電路設(shè)計列為最重要的教學(xué)與科研方向之一，參考國際知名高校以及國內(nèi)兄弟院校的先進經(jīng)驗[2-4]，在課程設(shè)置等人才培養(yǎng)環(huán)節(jié)進行了積極的探索[5]。但是，集成電路設(shè)計強調(diào)工程設(shè)計實踐，如果缺乏相應(yīng)的設(shè)計平臺，僅以理論知識為主，會導(dǎo)致培養(yǎng)出的學(xué)生與產(chǎn)業(yè)需求契合度不高。這也是諸多高校在集成電路設(shè)計的實驗設(shè)置及實踐環(huán)節(jié)進行教學(xué)改革和積極探索的原因[6-7]。我系也意識到亟須加強實踐環(huán)節(jié)的相關(guān)建設(shè)。基于以上原因，我們充分利用985三期實驗室建設(shè)、教育部修購計劃兩項經(jīng)費的支持，在集成電路設(shè)計平臺的構(gòu)建方面進行了積極的嘗試。

1建設(shè)方案與建設(shè)過程

1.1平臺建設(shè)的基礎(chǔ)依托985二期實驗室建設(shè)、教育部修購計劃兩項經(jīng)費為我系的教學(xué)改革提供了非常有力的支持，根據(jù)各個學(xué)科方向的統(tǒng)籌規(guī)劃，分配約150萬元用于集成電路及與系統(tǒng)設(shè)計相關(guān)的設(shè)備購置。購置的設(shè)備見表1、表2。除以上兩部分設(shè)備之外，本系已經(jīng)部分購置了與集成電路設(shè)計相關(guān)的設(shè)備，如Dell服務(wù)器、SUN工作站、各類測試與信號發(fā)生設(shè)備等。因此，我系已經(jīng)初步具備了建設(shè)一個覆蓋半導(dǎo)體器件制備與分析、集成電路設(shè)計與測試、系統(tǒng)級設(shè)計驗證完整流程的專業(yè)實驗與設(shè)計平臺的基礎(chǔ)條件。

1.2總體構(gòu)想與平臺規(guī)劃基于上述基礎(chǔ)硬件設(shè)備，我系在有限的場地資源中安排了專門的場地作為半導(dǎo)體器件與集成電路設(shè)計專業(yè)實驗室，以支持集成電路設(shè)計平臺的建設(shè)。將擬建設(shè)的半導(dǎo)體與集成電路設(shè)計專業(yè)實驗室劃分為4個功能區(qū)：服務(wù)器與中央控制區(qū)、集成電路設(shè)計區(qū)、集成電路分析與測試區(qū)、系統(tǒng)級設(shè)計與驗證區(qū)?？傮w的規(guī)劃如圖1所示，功能與設(shè)備支撐概述如下。（1）服務(wù)器與中央控制區(qū)。主要空間用于放置3個機柜、承載兩個機架式服務(wù)器（HP、Dell）、存儲陣列（SAS15000RPM接口、初始配置7.2TB）、一個臥式服務(wù)器（超微）以及UPS電源、萬兆交換機等供電和網(wǎng)絡(luò)配件。需注意該部分噪聲較大，故應(yīng)與實驗室其他功能區(qū)隔離。提供VPN、遠程配置以及各類必要的服務(wù)，配置完整的EDA工具系統(tǒng)，覆蓋集成電路設(shè)計全流程。（2）集成電路設(shè)計區(qū)。20個左右的工位，主要為HP工作站。具備兩類工作方式：作為終端登錄服務(wù)器系統(tǒng)使用；在服務(wù)器系統(tǒng)不能提供支持時獨立使用。除工作站之外，配備2～3個文件柜、工具柜。（3）集成電路分析與測試區(qū)。主要功能為集成電路（晶圓、裸片、封裝后芯片）的分析、測試。分析與測試系統(tǒng)以兩套手動探針測試臺（包括基座、卡盤、ADV顯微鏡）、超長焦金相顯微鏡（超長工作距離，2000倍放大）、4套微米級精確位移系統(tǒng)（包括探針、針臂、針座、線纜與接口）為主，并配備2臺臺式計算機以及信號發(fā)生器、穩(wěn)壓電源、邏輯分析儀1臺、示波器1臺，用作信號發(fā)生與記錄、信號與圖像采集功能。配備兩個實驗工具柜。（4）系統(tǒng)級設(shè)計與驗證區(qū)。6個工位，配備2～3臺計算機?？紤]到面積有限，而該區(qū)功能較多，以多功能復(fù)用的方式設(shè)置工位的功能。該區(qū)的功能包括：①板級電路設(shè)計與測試。主要支撐設(shè)備為必要的計算機系統(tǒng)（軟、硬件）。多臺邏輯分析儀、示波器、信號發(fā)生器、萬用表、穩(wěn)壓電源、必要的電子元器件及焊接設(shè)備等。②基于FPGA的系統(tǒng)設(shè)計。主要支撐設(shè)備為計算機系統(tǒng)（軟、硬件）、4套Virtex-5FPGA系統(tǒng)。③嵌入式系統(tǒng)設(shè)計。主要支撐設(shè)備為計算機系統(tǒng)、3套VeriSOC-ARM9開發(fā)平臺、多套PSoC開發(fā)套件、多套ARM開發(fā)套件、微控制器開發(fā)套件等。④集成電路系統(tǒng)級驗證。與板級電路與測試共用各類設(shè)備。

1.3軟硬件系統(tǒng)與設(shè)計流程構(gòu)建基于新購買的存儲陣列（NetApp）、服務(wù)器（DL380G7）、交換機（CISCO），并整合本系統(tǒng)原有的兩臺服務(wù)器（一臺Dell機架式、一臺超微立式），構(gòu)成一個EDA開發(fā)服務(wù)系統(tǒng)。系統(tǒng)構(gòu)建方面，我們進行了基于傳統(tǒng)的EDA開發(fā)環(huán)境架構(gòu)，以及基于虛擬化系統(tǒng)進行構(gòu)建的兩種嘗試。存儲結(jié)構(gòu)上基于存儲陣列，提供足夠安全的冗余備份與保護。系統(tǒng)具備負載均衡功能。最終構(gòu)建的系統(tǒng)可直接支持同一實驗室內(nèi)20臺以上HP工作站的同時接入，并提供遠程登錄支持；以及通過同濟大學(xué)校園網(wǎng)，提供外網(wǎng)的VPN接入支持。在硬件系統(tǒng)的基礎(chǔ)上，我們安裝配置了完善的EDA工具鏈，以提供覆蓋全流程的集成電路設(shè)計支持。

2教學(xué)與科研應(yīng)用

前述所構(gòu)建的集成電路設(shè)計平臺僅是基礎(chǔ)的軟硬件系統(tǒng)，如果要在實際的教學(xué)和科研工作中進行使用，尚需進行相關(guān)的課程大綱規(guī)劃、實驗方案設(shè)計以及實際的芯片設(shè)計檢驗。通過同濟大學(xué)第8期實驗教學(xué)改革項目的支持，我們在這些方面開展了一定的工作，主要包括以下兩個方面。

2.1教學(xué)應(yīng)用完成了實驗方案內(nèi)容建設(shè)，構(gòu)建形成了一套覆蓋集成電路設(shè)計全流程的實驗方案，并兼顧半導(dǎo)體器件、集成電路測試；設(shè)計的系列實驗應(yīng)用于新開設(shè)的“集成電路設(shè)計實驗”課程中，以豐富和擴展該門課程的實驗內(nèi)容，提高學(xué)生的學(xué)習(xí)積極性。該課程每周4學(xué)時，已經(jīng)完成2013、2014兩個學(xué)年的實驗教學(xué)工作。具體的實驗內(nèi)容包括反相器實驗（電路原理圖輸入、電路仿真、版圖設(shè)計、版圖設(shè)計規(guī)則檢查及一致性檢查、后仿真）、一位全加器系列試驗、基本模擬電路單元設(shè)計實驗、綜合定制設(shè)計實驗、硬件描述語言設(shè)計與驗證實驗（選做）、自動綜合與布局布線設(shè)計實驗（選做）。構(gòu)建的軟硬件平臺，除用于集成電路設(shè)計實驗課之外，亦用于電子系“半導(dǎo)體器件物理”“半導(dǎo)體工藝原理”等多門課程的實驗環(huán)節(jié)，以及本科生畢業(yè)設(shè)計中。與現(xiàn)有的本科生各類創(chuàng)新活動相結(jié)合，為該類活動的人員選拔與培養(yǎng)、培訓(xùn)起到了一定的輔助作用。

2.2科研應(yīng)用集成電路設(shè)計平臺除用于相關(guān)的實驗教學(xué)任務(wù)之外，亦可為相關(guān)的科研工作提供良好的支撐。在該平臺所定義的開發(fā)環(huán)境及設(shè)計流程上，我們完成了兩款65納米工藝超大規(guī)模集成電路芯片的設(shè)計工作，其中一款已經(jīng)返回，并進行了較為完整的測試，功能及性能均符合預(yù)期，芯片如圖2、圖3所示。這些設(shè)計很好地確證了該平臺的完整性和可靠性。

【參考文獻】

[1]國務(wù)院．國務(wù)院關(guān)于印發(fā)鼓勵軟件產(chǎn)業(yè)和集成電路產(chǎn)業(yè)發(fā)展若干政策的通知[EB/OL]．2006-6．

[2]葉紅．美國高校電子工程類專業(yè)本科培養(yǎng)方案淺析[J]．高等理科教育，2007（6）：64-67．

[3]于歆杰，王樹民，陸文娟．麻省理工學(xué)院教育教學(xué)考察報告（二）—培養(yǎng)方案與課程設(shè)置篇[J]．電氣電子教學(xué)學(xué)報．2004（5）：1-5．

[4]Bulletinforundergraduateeducation[EB/OL]．

[5]羅勝欽，王遵彤，萬國春，等．電子科學(xué)與技術(shù)專業(yè)培養(yǎng)方案初探[J]．電氣電子教學(xué)學(xué)報．2009（31）：89-91．

[6]張立軍，羊箭鋒，孫燃．CMOS集成電路設(shè)計教學(xué)及實驗改革[J]．電氣電子教學(xué)學(xué)報．2012，34（1）：105-107．